[發(fā)明專利]一種SRAM型存儲器的糾錯電路

有效

• 申請?zhí)枺?/td>: 201310642317.0
• 申請日: 2013-12-03
• 公開（公告）號: CN103617811B
• 公開（公告）日: 2017-08-29
• 發(fā)明（設(shè)計）人: 劉鑫;趙發(fā)展;韓鄭生
• 申請（專利權(quán)）人: 中國科學(xué)院微電子研究所
• 主分類號: G11C29/42
• 分類號: G11C29/42
• 代理公司: 北京華沛德權(quán)律師事務(wù)所11302
• 代理人: 劉杰

技術(shù)領(lǐng)域

本發(fā)明涉及存儲器數(shù)據(jù)可靠性，尤其涉及確保存儲器讀寫數(shù)據(jù)可靠的電路。

背景技術(shù)

眾的所周知，空間輻射環(huán)境中高能粒子能夠引起VLSI器件內(nèi)部多個單元產(chǎn)生瞬時錯誤，在SRAM型存儲器中，這種多個單元產(chǎn)生瞬時錯誤的表現(xiàn)即為多位翻轉(zhuǎn)。由于空間環(huán)境中的粒子分布具有高能量低通量的特點，因此發(fā)生存儲器的多位翻轉(zhuǎn)主要是由于單個高能粒子擊中器件敏感區(qū)，產(chǎn)生的電荷發(fā)生擴散作用，引起器件的多個單元出現(xiàn)瞬時錯誤。

隨著集成電路制造工藝的不斷發(fā)展，SRAM結(jié)構(gòu)器件的工藝尺寸不斷縮小，核心電壓不斷降低，因此出現(xiàn)這種錯誤的概率逐漸增大。通常對SRAM型存儲器件的數(shù)據(jù)操作都是按基本字節(jié)進行，因此實際影響應(yīng)用的是單個基本自己多位翻轉(zhuǎn)錯誤（SMU）。

當前主要是通過以下幾種方法解決存儲器的SMU問題：一是在器件級的進行工藝加固，二是將邏輯相鄰位在物理上進行分散設(shè)置，三是通過BISC+SEC-DED方法進行多位錯誤的糾正，四是通過編碼的方法進行多位錯的檢測與糾正，前三種方法都需要再器件級進行防護設(shè)計，從而帶來器件布局布線的復(fù)雜性，增加了器件的功率消耗，同時增加了器件的生產(chǎn)成本。因此現(xiàn)有技術(shù)中多采用編碼方法的對SRAM型存儲器進行系統(tǒng)級的防護。

漢明碼是一種常用的糾錯編碼方法，其以具有較少的冗余校驗位，而得到了廣泛的應(yīng)用。傳統(tǒng)的漢明碼，信息位不等于2的冪，因此需要縮短，刪除部分信息位，才能廣泛地使用在存儲器上。如圖1所示，現(xiàn)有的縮短漢明碼編碼電路和譯碼電路分開，這樣增加了電路面積的開銷。另一方面，SRAM不能同時讀寫，導(dǎo)致編碼電路和譯碼電路的獨立不能提高讀寫速度。

發(fā)明內(nèi)容

本發(fā)明要解決的技術(shù)問題是設(shè)計一種電路面積小、讀寫時間快、糾錯準確的SRAM型存儲器的糾錯電路

本發(fā)明提供一種SRAM型存儲器的糾錯電路，其中，包括：

編碼模塊，用于將數(shù)據(jù)信號運算生成校驗位；

第一傳輸門模塊，根據(jù)所述檢驗位與寫操作控制信號運算生成伴隨信息位的校驗位；

第二傳輸門模塊和異或操作模塊，根據(jù)所述校驗位與讀操作控制信號運算生成檢驗向量；

糾錯電路模塊，根據(jù)校驗向量查尋出錯位，并進行糾錯譯碼。

優(yōu)選的，所述編碼模塊內(nèi)部為漢明碼編碼規(guī)則。

優(yōu)選的，所述編碼模塊的輸入端連接數(shù)據(jù)信號輸入端及其反相信號輸入端，所述編碼模塊的輸出端輸出運算生成的校驗位。

優(yōu)選的，所述第一傳輸門的兩個輸入端分別連接所述編碼模塊的輸出端以及寫操作控制信號端，所述第一傳輸門的輸出端輸出伴隨信息位的檢驗位。

優(yōu)選的，所述第二傳輸門模塊的兩個輸入端分別連接連接所述編碼模塊的輸出端以及讀操作控制信號端，所述第二傳輸門的輸出端、數(shù)據(jù)信號輸入端和其反相信號輸入端連接所述異或操作模塊的輸入端，所述異或操作模塊的輸出端輸出校驗向量。

優(yōu)選的，所述糾錯電路模塊的輸入端連接所述異或操作模塊的輸出端，所述糾錯電路模塊的輸出端連接數(shù)據(jù)信號輸入端及其反相信號輸入端。

利用編碼模塊來進行譯碼操作，添加控制信號，對編碼和譯碼操作進行時分復(fù)用。若存儲器是數(shù)據(jù)寫入操作，則使用第一傳輸門將編碼模塊輸出的檢驗位與寫操作控制信號生成伴隨信息位的校驗位進行輸出，則此時編碼模塊與第一傳輸門以及寫操作信號相當于編碼電路的作用；若存儲器是數(shù)據(jù)讀取操作時，第二傳輸門模塊和異或操作模塊將編碼模塊輸出的檢驗位與讀操作控制信號運算生成檢驗位向量，并配合糾錯電路模塊完成糾錯譯碼。此時復(fù)用了編碼模塊，使其同時使用在了編碼和譯碼電路中，使得電路面積小，同時存儲器讀寫時間快、糾錯準確。

附圖說明

下面結(jié)合附圖和具體實施方式對本發(fā)明作進一步的詳細說明：

圖1是現(xiàn)有技術(shù)中一種SRAM型存儲器的電路示意圖；

圖2是本發(fā)明SRAM型存儲器的糾錯電路的實施例1的電路示意圖。

具體實施方式

為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式做詳細的說明，使本發(fā)明的上述及其它目的、特征和優(yōu)勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。并未刻意按比例繪制附圖，重點在于示出本發(fā)明的主旨。

如圖2所示，本發(fā)明提供一種SRAM型存儲器的糾錯電路，其中，包括：編碼模塊Encoder，第一傳輸門模塊TG，第二傳輸門模塊和異或操作模塊TG&XOR，糾錯電路模塊Locating error。