[發(fā)明專(zhuān)利]一種SRAM型存儲(chǔ)器的糾錯(cuò)電路

有效

• 申請(qǐng)?zhí)枺?/td>: 201310642317.0
• 申請(qǐng)日: 2013-12-03
• 公開(kāi)（公告）號(hào): CN103617811B
• 公開(kāi)（公告）日: 2017-08-29
• 發(fā)明（設(shè)計(jì)）人: 劉鑫;趙發(fā)展;韓鄭生
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中國(guó)科學(xué)院微電子研究所
• 主分類(lèi)號(hào): G11C29/42
• 分類(lèi)號(hào): G11C29/42
• 代理公司: 北京華沛德權(quán)律師事務(wù)所11302
• 代理人: 劉杰

1.一種SRAM型存儲(chǔ)器的糾錯(cuò)電路，其特征在于，包括：

編碼模塊，用于將數(shù)據(jù)信號(hào)運(yùn)算生成校驗(yàn)位；

第一傳輸門(mén)模塊，根據(jù)所述校驗(yàn)位與寫(xiě)操作控制信號(hào)運(yùn)算生成伴隨信息位的校驗(yàn)位；

第二傳輸門(mén)模塊和異或操作模塊，根據(jù)所述校驗(yàn)位與讀操作控制信號(hào)運(yùn)算生成檢驗(yàn)向量；

糾錯(cuò)電路模塊，根據(jù)檢驗(yàn)向量查尋出錯(cuò)位，并進(jìn)行糾錯(cuò)譯碼；

其中，若所述存儲(chǔ)器是數(shù)據(jù)寫(xiě)入操作，則使用第一傳輸門(mén)模塊將編碼模塊輸出的校驗(yàn)位與寫(xiě)操作控制信號(hào)生成伴隨信息位的校驗(yàn)位進(jìn)行輸出；若存儲(chǔ)器是數(shù)據(jù)讀取操作時(shí)，第二傳輸門(mén)模塊和異或操作模塊將編碼模塊輸出的校驗(yàn)位與讀操作控制信號(hào)運(yùn)算生成檢驗(yàn)向量，并配合糾錯(cuò)電路模塊完成糾錯(cuò)譯碼；所述編碼模塊的輸入端連接數(shù)據(jù)信號(hào)輸入端及其反相信號(hào)輸入端，所述編碼模塊的輸出端輸出運(yùn)算生成的校驗(yàn)位；所述第一傳輸門(mén)模塊的兩個(gè)輸入端分別連接所述編碼模塊的輸出端以及寫(xiě)操作控制信號(hào)端，所述第一傳輸門(mén)模塊的輸出端輸出伴隨信息位的校驗(yàn)位；所述編碼模塊內(nèi)部為漢明碼編碼規(guī)則；所述第二傳輸門(mén)模塊的兩個(gè)輸入端分別連接所述編碼模塊的輸出端以及讀操作控制信號(hào)端，所述第二傳輸門(mén)模塊的輸出端、數(shù)據(jù)信號(hào)輸入端和其反相信號(hào)輸入端連接所述異或操作模塊的輸入端，所述異或操作模塊的輸出端輸出檢驗(yàn)向量。

2.根據(jù)權(quán)利要求1所述的SRAM型存儲(chǔ)器的糾錯(cuò)電路，其特征在于，所述糾錯(cuò)電路模塊的輸入端連接所述異或操作模塊的輸出端，所述糾錯(cuò)電路模塊的輸出端連接數(shù)據(jù)信號(hào)輸入端及其反相信號(hào)輸入端。