[發明專利]集成電路電源ESD保護電路

有效

• 申請號: 201310636669.5
• 申請日: 2013-12-03
• 公開（公告）號: CN103646945B
• 公開（公告）日: 2017-02-15
• 發明（設計）人: 李志國
• 申請（專利權）人: 北京中電華大電子設計有限責任公司
• 主分類號: H01L27/02
• 分類號: H01L27/02
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種集成電路電源ESD保護電路，適用于集成電路靜電放電保護設計，尤其適用于響應快、開啟電壓低、電源漏電低、成本低、放電能力強的電源ESD保護電路設計。

背景技術

集成電路從生產到封裝、測試、運輸、應用，整個生命周期都會面臨各種難以預知的靜電環境，造成靜電損傷。所以集成電路設計不僅要滿足功能要求，還要抵御一定的靜電威脅，需要具有一定的靜電防護能力，所以集成電路還需要進行ESD保護設計。而電源的ESD設計對于全芯片的ESD保護至關重要，因為電源的ESD結構不僅要保護電源IO本身，同時信號IO的ESD也需要通過電源上的ESD結構來放電。

隨著CMOS集成電路制造工藝水平相繼進入深亞微米時代、納米時代，集成電路中的CMOS晶體管被硅化物(Silicide)覆蓋于晶體管擴散區上，以降低寄生電阻，提高電路速度，但這也導致了ESD器件的非均勻開啟。所以通常做法是為提高ESD開啟均勻性，提高其可靠性，需要單獨加一個SAB(Silicide?Blocking)光罩(mask)，但增加了成本。同時為了保證SAB的效果，需要增加ESD器件的漏極接觸孔到柵極的距離，通常在2um以上，如圖5，這不僅增加了設計復雜性，也增加了版圖面積。

傳統的NMOS?ESD器件設計如圖5，通過襯底體器件開啟的方式放電，其放電原理是通過漏極與襯底間的雪崩擊穿觸發寄生于漏極-襯底-源極之間的NPN三極管來放電，其開啟電壓取決于雪崩擊穿電壓。除了上面提到的開啟較高的問題，另外由于需要先發生雪崩擊穿，再觸發寄生的NPN開啟放電，這個過程通常速度比較慢。

對于深亞微米時代的CMOS工藝制造的器件，其耐壓在20V以上，對于納米時代的CMOS工藝器件，其耐壓將下降到20V以下，甚至10V以下，但是ESD保護器件通常采用高壓器件，往往仍然需要10V以上才能開啟放電。例如65nm?Logic工藝，內核的低壓器件擊穿電壓只有8V，而ESD保護器件需要13.6V電壓才能開啟，即ESD的開啟電壓高于內核器件的擊穿電壓，這樣就可能發生內部器件已經擊穿失效，而ESD器件還沒有開啟放電，也就沒有發揮靜電保護的作用。因此這種傳統的依靠襯底體器件放電保護的方式在納米工藝時代存在一定的風險。因此實際中，通常增加ESD注入來降低ESD器件襯底體器件的開啟電壓，來解決這個問題，但這樣需要單獨增加一個ESD注入的mask，增加了成本。

目前，另外一種降低ESD開啟電壓、提高導通均勻性的常用技術就是RC觸發技術，即通過基于頻率響應的RC延遲電路觸發寄生的NPN開啟。但這種方式，在觸發襯底寄生NPN的同時，ESD器件的溝道也被短時觸發導通，實際工作中的芯片會引起漏電的增加。因為實際工作中，由于環境的干擾，集成電路電源上會存在一定波動干擾，而這個帶有一定頻率特性的干擾，在傳統RC觸發的ESD結構中，將觸發RC結構的頻率響應，于是在電路正常工作時，導致溝道頻繁開啟，增加了電源的漏電，導致功耗上升。

本發明還涉及關于二極管的背景技術，傳統的二極管存在達靈頓效應。傳統二極管如圖4所示，通常制作于P型襯底(401)的N阱(403)中，重摻雜的P型構成陽極(404)，重摻雜的N型構成陰極(405)，希望形成二極管(407)。但由于從P型摻雜(404)經過N阱(403)到P型襯底(401)存在寄生的三極管PNP(406)，這樣陰極(405)得到就不是二極管電流，而是寄生三極管(406)的基極電流，同時該三極管(406)的存在導致二極管(407)的閾值電壓不是正常的0.7V，而是低于0.7V。對于本發明中的由9個二極管串聯而成的二極管串，其總閾值電壓就不是期望的6.3V，而會變低。

ESD器件設計中常用到TLP(Transmission?Line?Pulse)測試，TLP測試為一種大電流測試，可進行CMOS器件級的測試。因此運用TLP對ESD器件測試，可得失效電流I_t2，根據人體模型的1500Ω電阻，將I_t2乘1500后，可得人體模型防護能力。如測得為I_t2=1.33A，則其人體模型的防護能力為2KV。

因此對于現有技術，存在以下問題：

1.傳統襯底體器件放電開啟速度慢，影響放電效率；

2.傳統襯底體器件放電開啟電壓高，不能保護內部電路；

3.為解決開啟電壓高的問題，可以增加ESD注入，但需增加一個mask，增加了成本；

4.襯底體器件開啟均勻性差，可能導致ESD器件本身擊穿失效；