[發明專利]一種雙模靜電放電保護I/O電路有效
| 申請號: | 201310636544.2 | 申請日: | 2013-12-03 |
| 公開(公告)號: | CN103646944B | 公開(公告)日: | 2017-01-18 |
| 發明(設計)人: | 李志國;孫磊 | 申請(專利權)人: | 北京中電華大電子設計有限責任公司 |
| 主分類號: | H01L27/02 | 分類號: | H01L27/02;H05F3/00;H03K19/003 |
| 代理公司: | 暫無信息 | 代理人: | 暫無信息 |
| 地址: | 102209 北京市昌平區北七家未*** | 國省代碼: | 北京;11 |
| 權利要求書: | 查看更多 | 說明書: | 查看更多 |
| 摘要: | |||
| 搜索關鍵詞: | 一種 雙模 靜電 放電 保護 電路 | ||
技術領域
本發明涉及一種雙模靜電放電保護I/O電路,適用于集成電路靜電放電保護設計,尤其適用于人體放電模型和電子槍放電模型的雙重模式的靜電放電保護設計。
背景技術
隨著集成電路制造工藝水平相繼進入深亞微米時代、納米時代,集成電路中的MOS晶體管都采用淺摻雜結構LDD(Lightly?Doped?Drain);硅化物覆蓋于MOS晶體管擴散區上;多晶化合物工藝用于減小柵極多晶的串聯電阻;而且MOS晶體管柵極氧化層厚度越來越薄,溝道長度越來越小。這些改進都提高了芯片的集成度和提高芯片的運算速度,降低芯片功耗,但是對于深亞微米集成電路的靜電放電設計,卻帶來了很大的弊端,因為集成電路所面臨的靜電環境沒有改變,但工藝進步導致器件更加脆弱,其本身的可靠性大大降低,容易造成集成電路產品的可靠性下降。對于深亞微米工藝制造的器件,其耐壓約25V左右,對于納米工藝器件,其耐壓將下降到20V以下,甚至10V以下,因此這給ESD設計帶來的巨大挑戰就是要避免集成電路內部任意兩節點之間出現較大的電壓差,否則很容易發生擊穿失效。
集成電路從生產到封裝、測試、運輸、應用,整個生命周期都會面臨各種難以預知的靜電環境,造成靜電損傷。為了研究和測量集成電路ESD放電能力,業內建立了多種靜電放電模型。針對集成電路元器件的靜電環境特點,有以人體模型(HBM:Human?Body?Model)為代表的靜電放電模型。針對電子系統應用的靜電環境特點,有以電子槍模型(E-Gun)為代表的靜電放電模型。因為靜電環境的差異,HBM和E-Gun模型也存在差異,E-Gun模型放電電流更大,速度更快,在相同的靜電水平下,E-Gun放電電流是HBM的近5倍。所以,即使集成電路可以通過一定水平的HBM測試,但同水平的E-Gun測試,仍然可能對集成電路產品造成靜電損傷。
集成電路內部集成了數目眾多的微米甚至納米尺度的器件結構,主要包括I/O器件和內核器件,I/O主要提供信號傳輸通道和電源偏置,內核器件實現一定的功能模塊形成內核電路。I/O結構中,從PAD向內進入內核電路,一般連接到內核PMOS器件(連接至VDD)和內核NMOS器件(連接至GND)。當集成電路發生靜電放電時,靜電會首先通過I/O進入集成電路內部,可能直接通過電源線從另一個I/O流出,也可能進入內核電路(通常由PMOS和NMOS構成)再從另一個I/O流出。因此內核電路中與I/O?PAD直接相連的NMOS和PMOS非常容易發生靜電放電損傷。當ESD電流流經這些器件時,這些器件等效為一定的導通電阻,因此沿著ESD路徑會形成一定的電壓差,如果某兩個節點之間的電壓差超過節點相連的器件的擊穿電壓,將造成擊穿失效。例如,納米工藝中,內核器件的擊穿電壓可能低于10V,如果ESD電流在內核器件兩端形成的電壓差超過了10V,將會造成該器件靜電擊穿失效。
由于HBM和E-Gun模型的放電電流存在較大差異,以業內通用的最低防護要求2000V靜電水平為例,HBM放電電流約1.33A,而E-Gun模型放電電流約6.5A,同樣流經一個導通電阻2ohm的器件時,在HBM下,產生的電壓差約2.7V,遠低于器件的擊穿電壓,內核電路比較安全,但是在E-Gun模型下,產生的電壓差約13V,已經超過了一些器件的擊穿電壓,器件會被擊穿,電路將發生ESD失效。因此,如何降低器件兩端或者電路兩節點之間的電壓差,成為ESD保護設計的關鍵。既要保證足夠的放電能力,即釋放大電流,還要降低節點之間的電壓差,這本身成為一種矛盾。通過一級保護提供大電流放電通路,通過二級保護提供局部的電壓箝位保護,成為一種有效的ESD保護設計方法。
發明內容
為了解決上述問題,本發明將一級保護和二級保護協同設計,即保障了大電流的放電能力,同時對局部箝位,使輸入對電源和輸入對地雙方向上都被限制在較低的電壓差水平,而且保護電路本身也具有足夠ESD可靠性。
本發明主要由一級保護電路和二級保護電路構成。一級保護電路包括I/O?PAD與VDD之間的P型ESD器件101,可以提供PAD和VDD的之間的雙方向的靜電放電通路,由PMOS或者P型dI/Ode(二極管)構成。一級保護電路包括I/O?PAD與GND之間的N型ESD器件102,可以提供PAD和GND的之間的雙方向的靜電放電通路,由NMOS或者N型dI/Ode(二極管)構成。在HBM靜電放電和E-Gun模型靜電放電情況下,大電流將主要通過101和102形成放電通道,將I/O上的靜電荷轉移到VDD或者GND上,從而安全釋放。
該專利技術資料僅供研究查看技術是否侵權等信息,商用須獲得專利權人授權。該專利全部權利屬于北京中電華大電子設計有限責任公司,未經北京中電華大電子設計有限責任公司許可,擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作,請聯系【客服】
本文鏈接:http://www.szxzyx.cn/pat/books/201310636544.2/2.html,轉載請聲明來源鉆瓜專利網。
- 同類專利
- 專利分類
H01L 半導體器件;其他類目中不包括的電固體器件
H01L27-00 由在一個共用襯底內或其上形成的多個半導體或其他固態組件組成的器件
H01L27-01 .只包括有在一公共絕緣襯底上形成的無源薄膜或厚膜元件的器件
H01L27-02 .包括有專門適用于整流、振蕩、放大或切換的半導體組件并且至少有一個電位躍變勢壘或者表面勢壘的;包括至少有一個躍變勢壘或者表面勢壘的無源集成電路單元的
H01L27-14 . 包括有對紅外輻射、光、較短波長的電磁輻射或者微粒子輻射并且專門適用于把這樣的輻射能轉換為電能的,或適用于通過這樣的輻射控制電能的半導體組件的
H01L27-15 .包括專門適用于光發射并且包括至少有一個電位躍變勢壘或者表面勢壘的半導體組件
H01L27-16 .包括含有或不含有不同材料結點的熱電元件的;包括有熱磁組件的





