[發明專利]集成電路

有效

• 申請號: 201310634873.3
• 申請日: 2010-09-29
• 公開（公告）號: CN103760946B
• 公開（公告）日: 2017-04-12
• 發明（設計）人: D·龔;L·倫德
• 申請（專利權）人: 電力集成公司
• 主分類號: G05F3/30
• 分類號: G05F3/30
• 代理公司: 北京北翔知識產權代理有限公司11285
• 代理人: 楊勇,鄭建暉

本申請是申請日為2010年9月29日、名稱為“與溫度無關的參考電路”的第201010501592.7號發明專利申請的分案申請。

技術領域

本公開內容總體涉及與溫度無關的參考電路（temperature?independent?reference?circuits）領域，更具體而言，涉及在半導體芯片上制造的與溫度無關的電壓參考電路和與溫度無關的電流參考電路。

背景技術

與溫度無關的參考電路已廣泛用于集成電路（IC）中許多年。與溫度無關的參考電路的目的是產生在溫度變化下基本恒定的（substantially?constant?with?temperature）參考電壓和/或參考電流。在現有技術的IC中，經溫度補償的（temperature-compensated）參考電壓和經溫度補償的參考電流有時在同一硅芯片上使用分立的電路來生成。一般而言，首先得到與溫度無關的電壓參考，然后利用該與溫度無關的電壓得到與溫度無關的電流。但是，這種方法的缺陷是，用來分立地生成參考電壓和參考電流的線路（circuitry）通常是復雜的，且一般占據該半導體（例如硅）管芯（die）的大面積。

附圖說明

在附圖的圖中以示例而非限制的方式圖解了本發明，附圖中：

圖1圖解了用于在集成電路（IC）上同時生成經溫度補償的參考電壓和經溫度補償的參考電流兩者的與溫度無關的參考電路的電路示意圖。

圖2圖解了用于在集成電路（IC）上同時生成經溫度補償的參考電壓和經溫度補償的參考電流兩者的與溫度無關的參考電路的另一示例性電路示意圖。

具體實施方式

在以下的描述中闡述特定細節，如器件類型、導電類型、電壓、部件值、配置等，以提供對本發明的徹底理解。但是，相關領域的普通技術人員將意識到，實施所描述的實施方案可以不需要這些特定細節。

應意識到，盡管公開了在某些電路配置中利用特定晶體管類型（例如N溝道場效應晶體管）的IC，但是在其他實施方案中也可以使用不同的晶體管類型（例如P溝道）。在另一些實施方案中，以示例的方式示出的金屬氧化物半導體場效應晶體管（MOSFET）器件中的一些或全部可以被替換成雙極結型晶體管（BJT）、絕緣柵場效應晶體管（IGFET）或其它提供晶體管功能的器件結構。此外，集成電路領域以及電壓和/或電流參考電路領域的技術人員將理解，晶體管器件，如在圖中以示例的方式示出的晶體管器件，可以與其它晶體管器件結構集成，或者制作或配置成使得不同的器件共享連接和半導體區域（例如，N阱、襯底等）。對本公開文本來說，“地”或“地電位”指這樣的參考電壓或電位：電路或IC的所有其它電壓或電位都是相對于該參考電壓或電位來定義或測量的。

圖1圖解了用于在IC上同時生成經溫度補償的參考電壓和經溫度補償的參考電流兩者的與溫度無關的參考電路100的電路示意圖。（在本申請的語境中，認為術語“IC”與單塊器件（monolithic?device）是同義的。）與溫度無關的參考電路100包括NPN雙極型晶體管Q1、Q2、Q3和Q4。晶體管Q1和Q2是相匹配的器件，其中Q1相對于Q2的發射極尺寸比（emitter?size?ratio）為“a”，其中“a”是大于1的整數。Q2的發射極被示為聯接到地。Q1的發射極，即節點V_X，通過串聯連接的電阻器R1和R2聯接到地。在示出的實施方案中，與溫度無關的電流參考I_REF流過電阻器R1和R2，其中I_REF=V_X/(R1+R2)。Q1的集電極，即節點102，聯接到Q3的基極和電阻器R3的一端。R3的另一端，即節點103，連接到晶體管Q4的發射極。節點103提供從與溫度無關的電流參考I_REF得到的與溫度無關的電壓參考V_REF，如下文更詳細描述的。

繼續來看圖1的實施例，晶體管Q4的基極共同聯接到Q3的集電極、電阻器R4和p溝道金屬氧化物半導體場效應晶體管（PMOS）MP1的漏極。R4的另一端和MP1的源極被連接到電壓供應電位VDD。MP1的柵極被聯接以接收上電（PU）信號，該上電信號確保該電路的適當運作。在上電時，VDD從地電位攀升（ramp?up），且PU初始是低的，以將電流驅動到Q4的基極。當VDD達到高至足以讓電路100運作的電位時，上電信號PU變為高，從而關閉（turn?off）MP1。