[發明專利]印刷電路板和印刷電路板的制造方法

在審

• 申請號: 201310629666.9
• 申請日: 2013-11-29
• 公開（公告）號: CN103929877A
• 公開（公告）日: 2014-07-16
• 發明（設計）人: 河合憲一
• 申請（專利權）人: 富士通株式會社
• 主分類號: H05K1/11
• 分類號: H05K1/11;H05K3/46
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 康建峰;陳煒

技術領域

本文所討論的實施方式涉及印刷電路板和印刷電路板的制造方法。

背景技術

近年來，如計算機的電子設備的處理速度已越來越快。例如，傳輸速度根據“PCI?Express（注冊商標）Gen3”設置為8Gbps的計算機總線架構被要求今后更快速地進行傳輸。對加速方案的可支持性需要進一步改進傳輸路徑中的傳輸特性、反射特性以及串擾。因此，近年來使用在噪聲容限方面顯示優勢的差動信號而不是單端信號的多種電子設備即將廣泛運用（例如，參考專利文獻1）。

【現有技術的文獻】

【專利文獻】

【專利文獻1】日本公開特許公報第2007-287750號

【專利文獻2】國際專利申請的日本國家公開第2008-521180號

【專利文獻3】國際專利申請的日本國家公開第2008-526034號

發明內容

差動信號在噪聲容限方面優于單端信號，但是為了對于今后的電子設備的加速方案的可支持性而需要進一步改進。例如，在包括多個布線層的印刷電路板上，在傳輸差動信號的情況下，可知在布線層之間建立連接的通孔是成對的，從而用于傳輸信號。用于傳輸信號的通孔是成對的，用于傳輸信號的通孔的數量增加，而用于安裝防止串擾的GND通孔的空間減少。

在這樣的情況下，本申請旨在提供一種印刷電路板和印刷電路板的制造方法，以抑制負責傳輸差動信號的成對通孔的串擾。

本申請公開了一種相應的印刷電路板。

該印刷電路板包括：

多個布線層；以及

多個差動信號通孔，用于通過通孔對在該多個布線層之間建立連接，并且設置為：指定差動信號通孔所占有的成對通孔布置在距另一差動信號通孔所占有的成對通孔中的每個通孔的距離相等的點的軌跡上，所述指定差動信號通孔用于傳輸與指定差動信號通孔相鄰的另一差動信號通孔的信號不同的差動信號。

此外，本申請公開了一種印刷電路板的制造方法如下。

印刷電路板的制造方法，包括：

在多個布線層上形成多個差動信號通孔，以通過通孔對在所述多個布線層之間建立連接，并且該多個差動信號通孔設置為：指定差動信號通孔所占有的成對通孔布置在距另一差動信號通孔所占有的成對通孔中的每個通孔的距離相等的點的軌跡上，所述指定差動信號通孔用于傳輸與指定差動信號通孔相鄰的另一差動信號通孔的信號不同的差動信號。

該印刷電路板和該印刷電路板的制造方法抑制了負責傳輸差動信號的成對通孔的串擾。

附圖說明

圖1是示出了根據一個實施方式的印刷電路板的圖的一個示例；

圖2是模擬了在差動信號流到差動信號通孔和相鄰差動信號通孔時通孔之間所生成的電場之間的位置關系的圖的一個示例；

圖3是模擬了在差動信號流到差動信號通孔時所生成的磁場的磁場分布的圖的一個示例；

圖4是示出了根據第一比較例的印刷電路板的圖的一個示例；

圖5是示出了根據第二比較例的印刷電路板的圖的一個示例；

圖6是示出了設為關于根據實施方式的印刷電路板的計算目標的串擾的圖的一個示例；

圖7是示出了設為關于根據第一比較例的印刷電路板的計算目標的串擾的圖的一個示例；

圖8是描繪了設為關于根據第二比較例的印刷電路板的計算目標的串擾的圖的一個示例；

圖9是描繪了關于根據實施方式的印刷電路板的各差動信號通孔之間的串擾量的圖表的一個示例；

圖10是描繪了設置GND通孔的情形與沒有設置GND通孔的情形之間的串擾量的比較的圖表的一個示例；

圖11是描繪了關于根據第一比較例的印刷電路板的各差動信號通孔之間的串擾量的圖表的一個示例；

圖12是描繪了關于根據第二比較例的印刷電路板的各差動信號通孔之間的串擾量的圖表的一個示例；

圖13是在比較印刷電路板的差動信號通孔之間的串擾量時所繪制的圖表的一個示例；

圖14是示出了形成在根據實施方式的印刷電路板上的GND層的結構的圖的一個示例；

圖15是形成在根據第一比較例的印刷電路板上的GND層的結構的一個示例；

圖16是示出了在根據實施方式的印刷電路板采用4層結構的情況下在各布線層上的布線圖案的圖的一個示例；以及

圖17是在根據實施方式的印刷電路板采用2層結構的情況下在各布線層上的布線圖案的一個示例。

具體實施方式