[發明專利]航空發動機數字電子控制器雙通道主備邏輯切換電路

在審

• 申請號: 201310625766.4
• 申請日: 2013-11-28
• 公開（公告）號: CN104678817A
• 公開（公告）日: 2015-06-03
• 發明（設計）人: 蔣文亮;于真;陳珂;金招省;陳亞平;侯學彥
• 申請（專利權）人: 中國航空工業集團公司航空動力控制系統研究所
• 主分類號: G05B19/042
• 分類號: G05B19/042
• 代理公司: 中國航空專利中心 11008
• 代理人: 杜永保

1.航空發動機數字電子控制器雙通道主備邏輯切換電路，其特征是，包括兩個相同的數控通道，其中，每個數控通道包括422電平差分接收驅動電路[1]、FPGA電路[2]、422電平差分發送驅動電路[3]、晶振[4]，本通道的422電平差分接收驅動電路[1]接收對方通道的主控狀態信號，實現電平差分輸入處理，在FPGA電路[2]內部經過邏輯差分輸入處理后，在本通道晶振[4]的節拍下延時濾波，匯同其他外部邏輯切換信號共同作為本通道與非門的多邏輯輸入，經過與非門的通道切換邏輯再輸出本通道的主控狀態信號，主控狀態信號經過FPGA電路[2]的邏輯差分輸出處理，在外部經過422電平差分發送驅動電路[3]實現電平差分輸出處理，信號發送至對方通道的電平差分接收驅動電路。

2.如權利要求1所述的航空發動機數字電子控制器雙通道主備邏輯切換電路，其特征是，所述的電平差分輸入處理為：本通道的422電平差分接收驅動電路接收對方通道的四個主控狀態信號SB_H+、SB_H-和SB_L+、SB_L-，電平差分對SB_H+和SB_H-經422電平接收驅動后輸出SB_H*，SB_L+和SB_L-經422電平接收驅動后輸出SB_L*。

3.如權利要求1所述的航空發動機數字電子控制器雙通道主備邏輯切換電路，其特征是，所述的FPGA電路[2]內部邏輯差分輸入處理為：邏輯差分對SB_H*和SB_L*經過FPGA內部差分邏輯處理獲得對方通道的主控狀態信號SB*。

4.如權利要求1所述的航空發動機數字電子控制器雙通道主備邏輯切換電路，其特征是，所述的本通道晶振[4]的節拍下延時濾波為：輸入本通道晶振的時鐘信號，設置若干個比特的濾波寄存器，在時鐘信號的節拍下，將待延時濾波的輸入信號SB*移位進入濾波寄存器，當濾波寄存器中的全部比特均為邏輯1時，濾波寄存器輸出邏輯1，當濾波寄存器中的全部比特均為邏輯0時，濾波寄存器輸出邏輯0，否則濾波寄存器保持前一拍的輸出。

5.如權利要求1所述的航空發動機數字電子控制器雙通道主備邏輯切換電路，其特征是，所述的其他外部邏輯切換信號包括：復位信號、手動切換信號、CPU允許輸出切換信號、電源狀態掉電切換信號。

6.如權利要求1所述的航空發動機數字電子控制器雙通道主備邏輯切換電路，其特征是，所述的FPGA電路[2]的邏輯差分輸出處理為：本通道FPGA切換邏輯輸出本通道的主控狀態信號SA*，在FPGA內部實現邏輯差分輸出處理，產生邏輯差分對SA_H*和SA_L*。

7.如權利要求1所述的航空發動機數字電子控制器雙通道主備邏輯切換電路，其特征是，所述的電平差分輸出處理為：SA_H*經過422電平差分發送驅動電路，產生電平差分對SA_H+和SA_H-，SA_L*經過422電平差分發送驅動電路，產生電平差分對SA_L+和SA_L-。

8.如權利要求1所述的航空發動機數字電子控制器雙通道主備邏輯切換電路，其特征是，通道切換邏輯由雙穩態存儲單元實現，包含分別位于兩個數控通道的一個與非門；每個與非門的邏輯輸入包括：復位信號、手動切換信號、CPU允許輸出切換信號、電源狀態掉電切換信號和互補的與非門的輸出反饋信號，即對方通道的主控狀態信號經延時處理后的信號；實施時：

每個通道的外部輸入設置可以為：復位信號低電平有效，手動切換信號高電平有效，CPU允許輸出切換信號高電平有效，電源狀態掉電切換高電平有效；上述四個信號中只要任意一個有效，則本通道輸出不主控；

當兩個通道的復位信號低電平都有效期間，兩個與非門的邏輯輸入均包含有邏輯0輸入，則兩個與非門的邏輯輸出均為1，雙穩態存儲單元處于非互補的不正常工作狀態，即兩個通道均不主控；

當兩個通道的復位信號低電平同時撤銷后，如果兩個通道均無外部手動切換，本通道的CPU均運行正常，電源狀態均正常，即兩個與非門的邏輯輸入均為邏輯1，由于反饋輸入經過不同的濾波延時，使得其中一個與非門搶先輸出邏輯0，并反饋輸入給互補的與非門，使該門輸出為邏輯1；雙穩態存儲單元快速進入正常的穩定工作狀態；雙通道退出競爭，其中一個通道處于主控狀態。