[發(fā)明專利]一種鋁襯墊制備方法

有效

• 申請?zhí)枺?/td>: 201310625197.3
• 申請日: 2013-11-28
• 公開（公告）號: CN103646883A
• 公開（公告）日: 2014-03-19
• 發(fā)明（設計）人: 胡彬彬;韓曉剛;陳建維;張旭升
• 申請（專利權(quán)）人: 上海華力微電子有限公司
• 主分類號: H01L21/60
• 分類號: H01L21/60
• 代理公司: 上海思微知識產(chǎn)權(quán)代理事務所(普通合伙) 31237
• 代理人: 陸花

技術(shù)領域

本發(fā)明涉及半導體制造領域，尤其涉及一種鋁襯墊制備方法。

背景技術(shù)

在半導體后段的鈍化層（passivation?layer）工藝中，需要一層圖形化的鋁襯墊（Al?pad）結(jié)構(gòu)，鋁襯墊形成在金屬互連層上端，作為測試電性連接和封裝的引線端。現(xiàn)有的鋁襯墊工藝主要有兩種：

一是采用AL/Ti/TiN薄膜結(jié)構(gòu)作為鋁襯墊，具體制備流程如下：

1）請參考圖1A所示，在鋁/鈦/氮化鈦(AL/Ti/TiN)薄膜形成的鋁襯墊上生長鈍化層；

2）請參考圖1B所示，在鈍化層需要開口的地方進行光阻曝光顯影；

3）請參考圖1C所示，鈍化層刻蝕，漏出鋁襯墊用于后續(xù)的封裝引線。

二是采用AL/SiON抗反射層薄膜結(jié)構(gòu)作為鋁襯墊，具體制備流程如下：

1）請參考圖2A所示，在鋁/SiON抗反射層薄膜形成的鋁襯墊上生長鈍化層；

2）請參考圖2B所示，在鈍化層需要開口的地方進行光阻曝光顯影；

3）請參考圖2C所示，鈍化層刻蝕，漏出鋁襯墊用于后續(xù)的封裝引線。

上述兩種工藝均存在缺陷，具體如下：

第一種工藝制得的鋁襯墊上使用氮化鈦TiN薄膜作為抗反射層，但在鈍化層刻蝕的步驟中需要將鋁薄膜上面的氮化鈦薄膜一起刻蝕，而氮化鈦薄膜的刻蝕工藝會產(chǎn)生難以揮發(fā)的生成物，容易造成刻蝕工藝設備的顆粒異常，影響集成電路芯片的良率；

第二種工藝的針對氮化鈦薄膜的缺點，使用氮氧化硅SiON薄膜作為鋁襯墊的抗反射層，但在鈍化層刻蝕的步驟中會造成鋁薄膜表面損傷，在集成電路的后續(xù)酸洗工藝中會被酸腐蝕，在表面形成腐蝕坑（如圖3所示），造成集成電路芯片可靠性降低。

因而需要一種新的鋁襯墊制備方法，以避免上述缺陷。

發(fā)明內(nèi)容

本發(fā)明的目的在于提供一種鋁襯墊制備方法，能夠克服AL/Ti/TiN結(jié)構(gòu)中TiN難以刻蝕而容易造成顆粒缺陷的問題，以及AL/SiON抗反射層結(jié)構(gòu)中鋁襯墊被后續(xù)酸處理工藝刻蝕的問題。

為解決上述問題，本發(fā)明提出一種鋁襯墊制備方法，包括：

所述制備方法包括：

提供襯底，在所述襯底上形成鋁薄膜層、鈦薄膜層和氮氧化硅抗反射層，刻蝕氮氧化硅抗反射層、鈦薄膜層和鋁薄膜層以形成鋁襯墊，所述鋁襯墊包括鋁薄膜層及其上方的鈦薄膜層；

在所述鋁襯墊、氮氧化硅抗反射層以及襯底上方依次形成鈍化層、光阻層，并在鈍化層需要開口的地方進行光阻層曝光顯影，形成開口；

以所述光阻層為掩膜，在所述開口內(nèi)依次進行鈍化層、氮氧化硅抗反射層刻蝕，暴露出所述鋁襯墊頂面；

或者所述制備方法包括:

提供襯底，在所述襯底上形成鋁薄膜層和鈦薄膜層，刻蝕所述鈦薄膜層和鋁薄膜層以形成鋁襯墊，所述鋁襯墊包括鋁薄膜層及其上方的鈦薄膜層；

在所述鋁襯墊以及襯底上方依次形成氮氧化硅抗反射層、鈍化層、光阻層，并在鈍化層需要開口的地方進行光阻層曝光顯影，形成開口；

以所述光阻層為掩膜，在所述開口內(nèi)依次進行鈍化層、氮氧化硅抗反射層刻蝕，暴露出所述鋁襯墊頂面。

進一步的，所述鋁薄膜層的厚度為1微米到10微米。

進一步的，所述鈦薄膜層的厚度為50埃米到300埃米。

進一步的，通過物理氣相沉積工藝或者化學氣相沉積工藝或者金屬濺射沉積工藝分別形成鋁薄膜層和鈦薄膜層。

進一步的，所述氮氧化硅抗反射層的厚度為100埃米到1000埃米。

進一步的，所述鈍化層為氧化硅或氮化硅或氮氧化硅或它們的組合。

進一步的，所述鈍化層的厚度為0.5微米到5微米。

進一步的，采用等離子體刻蝕工藝刻蝕鈍化層、氮氧化硅抗反射層以露出鋁襯墊用于后續(xù)的封裝引線；；或者采用等離子體刻蝕工藝刻蝕鈍化層、氮氧化硅抗反射層和部分鋁襯墊表面以露出鋁襯墊表面以用于后續(xù)的封裝引線。

進一步的，在所述襯底上形成鋁襯墊層之前，還在所述襯底中形成金屬互連結(jié)構(gòu)，所述鋁襯墊與所述金屬互連結(jié)構(gòu)電連接。

進一步的，暴露出所述鋁襯墊頂面之后還包括：去除光阻層。