[發明專利]包括交替的源極和漏極區域以及相應的源極和漏極金屬帶的半導體器件

有效

• 申請號: 201310616727.8
• 申請日: 2013-11-27
• 公開（公告）號: CN103855216A
• 公開（公告）日: 2014-06-11
• 發明（設計）人: A·W·洛特菲;J·德姆斯基;A·菲根森;D·D·洛帕塔;J·諾頓;J·D·威爾德
• 申請（專利權）人: 英力股份有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L23/528;H01L23/495;H01L21/336;H01L21/60
• 代理公司: 北京市金杜律師事務所 11256
• 代理人: 酆迅

相關申請的交叉引用?

本申請要求2012年11月30日提交的名稱為“Metal?Oxide?Semiconductor?Device?and?Method?of?Forming?the?Same;?

Three-Dimensional?Decoupled?Package?for?Highly?Distributed?LDMOS?Power?Switches?for?Use?in?Switch-Mode?DC-DC?Power?Converters;?

Three-Dimensional?Mixed?Pillar?Routing?for?Highly?Distributed?LDMOS?Power?Switches?for?Use?in?Switch-Mode?Power?Converters;?

Semiconductor?Device?Formed?with?Plural?Metallic?Layers”的美國臨時申請No.61/732,208的權益，該申請在此通過引用整體并入本文。?

技術領域

本發明總體涉及半導體器件，并且更具體而言涉及金屬氧化物半導體器件及其形成方法。?

背景技術

可以在定制的高速橫向擴散金屬氧化物半導體（“LDMOS”）工藝中在硅晶片上制作橫向功率開關/晶體管。橫向功率開關由大量單元形成，其中允許在晶片頂部側上路由進入和離開器件端子。與傳統豎直和溝槽型器件不同，通常不采用背側路由。此外，在使用深亞微米光刻技術時，單元的節距（或半節距）降至5微米（μm）以下，這使得源極和漏極金屬化更為緊湊，其中較少空間可用于耦合至上層金屬接觸。上側金屬接觸路由至位于半導體封裝的外圍處的外部封裝管腳。這種難處轉化為兩個不利挑戰。?

第一個挑戰是降低的金屬寬度，這導致在開關的高電流漏極和?源極端子與外部封裝管腳之間的增加的電阻。第二個挑戰是較大量的開關漏極和源極金屬交疊，這導致增加的通常稱為“Coss”的開關輸出電容。?

在信號或數字應用中，尺寸減小并不妨礙路由。然而，如果應用是功率管理器件，則開關的分段則理想地以非常低的阻抗路由至外部管腳，并且也具有從共同參考點測量的相同阻抗。這一狀況難于實現，這是因為單元的內部部分距離外圍比單元的外圍部分距離外圍更遠，從而導致去往外部封裝管腳的內部連接的電壓和功率損耗，如上述兩個挑戰所反映的那樣。?

當源極、漏極和柵極線在電學上遠離其相應單點輸入信號生成器時，出現分布式傳輸線問題。在沒有補救措施的情形下，在電學上長的連接實際上變成延遲線，這導致在接通或斷開異常大精細節距開關方面的問題。效果是從傳輸線的一端去往另一端地從輸入信號生成器傳播至有效電流宿的逐漸和緩慢接通（或斷開）行為，從而導致在橫向功率開關的一些部分斷開時其它一些部分仍保持接通，或與之相反。這導致對測量功率開關的潛在地破壞狀況（稱為“射穿”（shoot?through）），這是因為該情況使得電源軌瞬間短路至局部電路接地，從而導致潛在的破壞電流。典型地，在電路設計中通過減緩驅動電路接通或斷開這類開關的速度來消除這類問題。雖然這一方案可行，但使得利用深亞微米的高速LDMOS器件的目的破滅。因此，用于大的深亞微米開關的工藝高速互連配置和用于形成這類開關的對應工藝將是有益的。?

相應地，本領域需要的是克服本領域中切換速度、布局缺陷以及開關器件結構限制的包括開關（例如LDMOS器件）的半導體器件及其形成方法。此外，需要一種可以高速切換并且能夠用于構造功率變換器或其一部分的緊湊LDMOS器件。?

發明內容

通過本發明的一些有利實施例（包括半導體器件及其形成方法）?總體解決或規避這些問題或其它問題，并且總體實現技術優勢。在一個實施例中，半導體器件包括襯底和在襯底上被形成為交替圖案的多個源極區域和漏極區域。半導體器件還包括多個柵極，在多個源極區域和漏極區域中的源極區域和漏極區域之間并且與其平行地形成于襯底之上。半導體器件還包括第一多個交替的源極金屬帶和漏極金屬帶，形成于在襯底上方的第一金屬層中，并且與多個源極區域和漏極區域中的相應源極區域和漏極區域平行并且形成電接觸。?