[發明專利]印制電路板的集成電路芯片封裝結構及封裝設計方法

在審

• 申請號: 201310613914.0
• 申請日: 2013-11-27
• 公開（公告）號: CN104684250A
• 公開（公告）日: 2015-06-03
• 發明（設計）人: 陳俊藝
• 申請（專利權）人: 廣東美的制冷設備有限公司
• 主分類號: H05K1/18
• 分類號: H05K1/18;H05K3/34
• 代理公司: 深圳市世紀恒程知識產權代理事務所 44287
• 代理人: 胡海國

技術領域

本發明涉及微電子技術領域，尤其涉及一種印制電路板的集成電路芯片封裝結構及封裝設計方法。

背景技術

在電子行業中，為了實現電路板的功能，通常將帶有電路的印制電路板PCB與各種電子元器件進行電氣焊接，形成帶有功能的電路板PCBA。焊接是電路板PCBA的重要工序，焊接的可靠性對電路板的品質非常重要。

其中，作為電路板的核心元件的集成電路芯片，其焊接可靠性尤為重要。目前，在集成電路封裝中，對于方形的貼片封裝芯片（四面有引腳，如QFP44封裝芯片）的焊接，通常采用波峰焊接。波峰焊是讓插件板的焊接面直接與高溫液態錫接觸達到焊接目的，其高溫液態錫保持一個斜面，并由特殊裝置使液態錫形成一道道類似波浪的現象，由此稱為波峰焊。

如圖1所示，現有的印制電路板（PCB）100的方形貼片集成電路芯片封裝設計方案中，方形貼片集成電路芯片200其中一條邊與波峰焊鏈條傳送方向（圖1中在印制電路板100上標識的箭頭方向）垂直（即兩者夾角為90°），由于方形貼片集成電路芯片200在印制電路板100上的封裝沒有拖錫焊盤來解決連焊問題，導致波峰焊接不良率很高，會出現空焊、連焊不良現象，嚴重時每一塊印制電路板100波峰焊接完后都會出現空焊、連焊情況。

因此，現有的方形貼片封裝芯片因為外形體積原因，在波峰焊接制程中，經常出現連錫、虛焊等不良情況，影響了電路板PCBA的品質和生產效率。

發明內容

本發明的主要目的在于提供一種印制電路板的集成電路芯片封裝結構及封裝設計方法，旨在提升方形貼片芯片波峰焊接良率和可靠性。

為了達到上述目的，本發明提出一種印制電路板的集成電路芯片封裝結構，包括印制電路板以及安裝在所述印制電路板上的方形貼片集成電路芯片，所述方形貼片集成電路芯片的四條邊的其中一條邊與波峰焊鏈條移動方向形成的夾角為30°至60°；所述方形貼片集成電路芯片具有四個對角，分別為沿著波峰焊鏈條移動方向前后對稱排列的第一對角和第二對角，以及位于所述第一對角和第二對角之間且對稱的第三對角和第四對角，所述第一對角上設有第一拖錫焊盤；所述第三對角和第四對角上分別設有第二拖錫焊盤和第三拖錫焊盤。

優選地，所述方形貼片集成電路芯片的四側均設有引腳；所述方形貼片集成電路芯片的四條邊的其中一條邊與波峰焊鏈條移動方向形成的夾角為45°。

優選地，所述方形貼片集成電路芯片封裝的長寬比為1:1至2:1之間；所述方形貼片集成電路芯片的引腳數量為20-160腳；相鄰的兩個引腳的中心間距為0.5mm-2.54mm。

優選地，所述方形貼片集成電路芯片的引腳數量為44-128腳；相鄰的兩個引腳的中心間距為0.8mm-2.54mm。

優選地，所述第一拖錫焊盤的面積是所述方形貼片集成電路芯片的引腳焊盤面積的3-30倍；所述第二拖錫焊盤和第三拖錫焊盤的面積是所述方形貼片集成電路芯片的引腳焊盤面積的3-30倍。

優選地，所述第一拖錫焊盤與相鄰的方形貼片集成電路芯片的引腳焊盤之間的距離大于該芯片的各引腳焊盤之間的距離；所述第二拖錫焊盤和第三拖錫焊盤與相鄰的方形貼片集成電路芯片的引腳焊盤之間的距離大于該芯片的各引腳焊盤之間的距離。

優選地，所述第二對角上設有第四拖錫焊盤。

優選地，所述第一拖錫焊盤、第二拖錫焊盤、第三拖錫焊盤和第四拖錫焊盤為三角形、四邊形或圓形。

優選地，所述第一拖錫焊盤由至少兩子拖錫焊盤構成。

優選地，所述方形貼片集成電路芯片的本體與印制電路板粘接。

本發明還提出一種印制電路板的集成電路芯片封裝設計方法，包括以下步驟：

將方形貼片集成電路芯片用貼片紅膠工藝安裝粘貼在所述印制電路板上；

將安裝有所述方形貼片集成電路芯片的印制電路板采用波峰焊方式焊接，其中，所述方形貼片集成電路芯片的四條邊的其中一條邊與波峰焊鏈條移動方向形成的夾角為30°至60°。

優選地，所述方形貼片集成電路芯片的四條邊的其中一條邊與波峰焊鏈條移動方向形成的夾角為45°。

優選地，所述方形貼片集成電路芯片具有四個對角，分別為沿著波峰焊鏈條移動方向前后對稱排列的第一對角和第二對角，以及位于所述第一對角和第二對角之間且對稱的第三對角和第四對角，所述第一對角上形成第一拖錫焊盤；所述第三對角和第四對角上分別形成第二拖錫焊盤和第三拖錫焊盤。