[發明專利]用于等離子體反應器的阻抗匹配網絡

在審

• 申請號: 201310613328.6
• 申請日: 2013-11-27
• 公開（公告）號: CN104682917A
• 公開（公告）日: 2015-06-03
• 發明（設計）人: 劉驍兵;梁潔;王兆祥;劉志強
• 申請（專利權）人: 中微半導體設備（上海）有限公司
• 主分類號: H03H11/28
• 分類號: H03H11/28;H01J37/32
• 代理公司: 上海智信專利代理有限公司 31002
• 代理人: 王潔

技術領域

本發明涉及半導體器件的制造領域，尤其涉及等離子體反應器的阻抗匹配技術領域。

背景技術

等離子體處理裝置廣泛地應用于制造集成電路（IC）或MEMS器件的制造工藝中。其中一個顯著的用途就是用于對半導體基片進行刻蝕的等離子體反應器。等離子體中含有大量的電子、離子、激發態的原子、分子和自由基等活性粒子，這些活性粒子在半導體基片表面發生各種物理和化學反應，從而使半導體基片表面性能獲得變化。一般地，對于等離子體處理模塊來說，作為生成等離子體的方式，大體上可分為利用電暈（glow）放電或者高頻放電，和利用微波等方式。

在高頻放電方式的等離子體處理模塊中，為了將激發等離子體的射頻電源功率有效的加載在放電系統上需要在射頻電源和放電系統間接入阻抗匹配網絡，阻抗匹配網絡通常包括電容和電感，當阻抗匹配網絡的阻抗需要變化時，通常通過改變電容大小實現對阻抗匹配網絡的調整。由于在實際應用中工藝參數（如射頻功率、氣壓、工藝材料或氣體）的改變會導致等離子體阻抗的迅速改變，特別是對于射頻功率源為脈沖調制輸出的應用，脈沖射頻輸出功率控制反應等離子體刻蝕工藝已廣泛應用，其基本原理是射頻功率源輸出被脈沖調制的射頻功率用于產生等離子體，所產生的等離子體的密度隨脈沖發生變化，其中的帶電粒子（電子及離子）數量間歇性變化，從而使等離子體的刻蝕作用得到控制和緩沖。在此應用中，等離子應用中射頻功率源會在微秒量級時間內改變加載在放電系統上的高頻和低頻功率，造成等離子阻抗在微秒時間內的迅速變化，這就要求阻抗匹配網絡能夠提供相同數量級時間內的阻抗匹配以維持等離子體的連續穩定放電。傳統的匹配網絡中可變電容是由電機驅動的，無法滿足可變電容在微秒量級內的快速調節，導致阻抗匹配網絡不能夠及時調節自身大小，以致不能及時將射頻電源功率有效的加載在放電系統上，進而不能產生工藝所需的等離子體分布。

發明內容

為了解決上述技術問題，本發明提供一種用于等離子體反應器的阻抗匹配網絡，包括至少一電感和一可變電容單元，所述可變電容單元包括至少一個可變真空電容，所述可變真空電容包括兩電極板，所述兩電極板間設置一環形壓電陶瓷板，所述環形壓電陶瓷板連接一驅動電源，所述環形壓電陶瓷板的中空區域設置一弧形電極板。

優選的，所述可變真空電容單元包括若干個可變真空電容，所述若干個可變真空電容并聯或串聯。

優選的，所述可變電容單元和所述驅動電源之間連接一大功率MOSTFET場效應管單元，所述大功率MOSTFET場效應管單元包括若干個大功率MOSTFET場效應管。

優選的，所述大功率MOSTFET場效應管的數量與所述可變真空電容的數量相等，每個大功率MOSTFET場效應管連接一個可變真空電容。

優選的，所述大功率MOSTFET場效應管單元連接一微控制單元MCU。

優選的，所述可變真空電容的電容大小在微秒量級內調整。

優選的，所述若干個可變真空電容依據阻抗匹配需求并聯或串聯成一個電路，所述電路連接一個驅動電源。

優選的，所述阻抗匹配網絡連接射頻源功率源或者射頻偏置功率源。

優選的，所述射頻源功率源和所述射頻偏置功率源輸出為脈沖調制輸出。

優選的，所述環形壓電陶瓷板通過一壓電陶瓷驅動電極和所述驅動電源連接。

本發明的優點在于：本發明所述的阻抗匹配網絡中的可變真空電容采用壓電陶瓷材料制作，利用壓電陶瓷材料的逆壓電效應，在對壓電陶瓷施加交變驅動電壓時，壓電陶瓷能迅速沿著電壓加載方向發生伸縮運動，進而迅速改變可變真空電容的電容值，通常在微秒量級內即可改變。通過采用多個可變真空電容并聯的方式，利用大功率MOSTFET場效應管單元和MCU控制可以實現任意數量的可變真空電容的組合，進而實現匹配阻抗的靈活調整。本發明所述的技術方案顛覆了以往利用電機驅動的傳統可變真空電容的調節方式，利用壓電陶瓷材料的逆壓電效應制作真空可變電容，實現真空可變電容能在微秒量級內實現大小調節，滿足等離子體阻抗迅速隨射頻功率源輸出改變的需要。

附圖說明

通過閱讀參照以下附圖對非限制性實施例所作的詳細描述，本發明的其它特征、目的和優點將會變得更明顯：

圖1示出本發明所述阻抗匹配網絡與等離子體反應器連接結構示意圖；

圖2示出本發明所述可變真空電容結構示意圖；

圖3示出本發明所述環形壓電陶瓷板及其弧形電極板連接結構示意圖；

圖4示出本發明所述阻抗匹配網絡的結構示意圖；