[發明專利]一種基于DSP和FPGA的捷聯羅經導航計算機

有效

• 申請號: 201310610822.7
• 申請日: 2013-11-26
• 公開（公告）號: CN103591961A
• 公開（公告）日: 2014-02-19
• 發明（設計）人: 晁代宏;宋來亮;王玨;周小紅;李治民;張春熹
• 申請（專利權）人: 北京航空航天大學
• 主分類號: G01C21/16
• 分類號: G01C21/16
• 代理公司: 北京慧泉知識產權代理有限公司 11232
• 代理人: 王順榮;唐愛華

技術領域

本發明涉及一種基于數字信號處理器（Digital?Signal?Processing,DSP)和現場可編程門陣列（Field-Programmable?Gate?Array,FPGA)的FGCS-01羅經系統用導航計算機，產品主要用于FGCS-01羅經系統中三軸光纖陀螺及加速度計數據接收、羅經解算以及對外串口輸出功能，提供精確的橫搖、縱搖及航向姿態信息，滿足FGCS-01羅經系統的功能要求,該技術屬于航空、航天導航技術領域。

背景技術

導航計算機是捷聯慣導系統的中心處理器，主要完成系統的數據處理與計算。近年來,隨著科學技術的不斷進步，導航技術向著多傳感器、多信息融合的方向發展，武器裝備也向著小型化、高性能、高可靠性的方向發展,這對導航計算機提出了更高的要求。傳統的導航計算機大多為專用計算機、通用計算機平臺（8086系列）、嵌入式工控機（PC104)等,它們體積大、功耗大、成本高，已經不能勝任新形勢下的導航要求。

隨著現代電子技術的發展，出現了運算能力強大的數字信號處理器(DSP)。它是專門為快速實現各種數字信號的處理算法而設計的,是具有特殊結構的微處理器。在當今的數字化時代背景下，DSP成為通信、計算機、控制器類產品等領域的基礎器件，基于DSP技術的開發應用正成為數字時代的應用技術潮流。導航計算機接收來自慣性器件的測量參數值，按照預先設定的導航算法和誤差修正算法計算出當前時刻的位置、速度和姿態。分析大多數的導航算法可以知道，三角函數計算與矩陣計算是導航計算機的典型運算，而且乘法出現的頻率相對較高。而DSP芯片的顯著特點是內部采用程序和數據分開的哈佛結構，具有專門的硬件乘法器，并廣泛采用流水線操作,因此基于DSP芯片設計的導航計算機可以有效的提高導航運算的速度和精度。但是系統的輸入/輸出涉及與外界進行大量的數據交換和外設控制等I/O操作，這是DSP的弱項。DSP在進行數據運算的同時,還要兼顧系統控制和數據I/0，并響應頻繁的中斷。此時DSP賴以進行高速數據處理的多級緩沖和高速流水線機制將被頻繁打斷。另外，低速的外設和I/O操作要求在DSP的操作時序中插入大量的等待周期，最終使DSP的優勢大大消弱。所以，為兼顧系統數據的I/O功能和運算功能,考慮到FPGA在操作I/O上的優勢，本專利申請的導航計算機采用DSP+FPGA系統結構。

發明內容

(1)本發明要解決的技術問題

針對現有導航計算機的不足，本發明提供一種基于DSP和FPGA的捷聯羅經導航計算機，實現數據的集中釆集以及導航信息的實時解算和輸出，它具有體積小、功耗低、集成度高、實時性好、可擴展性強、易于升級的特點。

(2)本發明的技術解決方案

一種基于DSP和FPGA的捷聯羅經導航計算機，由數據輸入模塊、數據釆集模塊、導航解算模塊和數據輸出模塊組成。它們之間的位置連接關系及信號走向是：數據輸入模塊和數據采集模塊相連，數據采集模塊分別與導航解算模塊和數據輸出模塊相連。首先，經數據輸入模塊輸出的CMOS電平形式的IMU脈沖信號被數據采集模塊的FPGA釆集，每完成一次采集便觸發導航解算模塊中DSP外部中斷，DSP通過響應該中斷來讀取數據采集模塊中FPGA采集的IMU數據和IMU采樣次數，進而完成導航解算。解算后的位置、速度及姿態結果同樣通過中斷方式返回FPGA，進而通過串口輸出。

所述的數據輸入模塊包括一個電平轉換芯片和三個RS422接口芯片，電平轉換芯片采用一片SN74CBTD3384，IMU脈沖信號經過電平轉換芯片轉換后輸出CMOS電平形式的IMU脈沖信號。