[發(fā)明專利]功率半導(dǎo)體器件及其制造方法

在審

• 申請?zhí)枺?/td>: 201310594909.X
• 申請日: 2013-11-21
• 公開（公告）號: CN104659086A
• 公開（公告）日: 2015-05-27
• 發(fā)明（設(shè)計）人: 肖勝安;雷海波
• 申請（專利權(quán)）人: 上海華虹宏力半導(dǎo)體制造有限公司
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L29/06;H01L21/331
• 代理公司: 上海浦一知識產(chǎn)權(quán)代理有限公司 31211
• 代理人: 丁紀(jì)鐵

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種功率半導(dǎo)體器件；本發(fā)明還涉及一種功率半導(dǎo)體器件的制造方法。

背景技術(shù)

超級結(jié)MOSFET采用新的耐壓層結(jié)構(gòu)，利用一系列的交替排列的P型半導(dǎo)體薄層和N型半導(dǎo)體薄層來在截止?fàn)顟B(tài)下在較低電壓下就將所述P型半導(dǎo)體薄層和N型半導(dǎo)體薄層耗盡，實現(xiàn)電荷相互補(bǔ)償，從而使P型半導(dǎo)體薄層和N型半導(dǎo)體薄層在高摻雜濃度下能實現(xiàn)高的擊穿電壓，從而同時獲得低導(dǎo)通電阻和高擊穿電壓，打破傳統(tǒng)功率MOSFET理論極限。在美國專利US5216275中，以上的交替排列的P型半導(dǎo)體薄層和N型半導(dǎo)體薄層是與N+襯底相連的；在美國專利US6630698B1中，中間的P型半導(dǎo)體薄層和N型半導(dǎo)體薄層與N+襯底可以有大于0的間隔。

現(xiàn)有技術(shù)中，P型半導(dǎo)體薄層和N型半導(dǎo)體薄層的形成一種是通過外延成長然后進(jìn)行光刻和注入，多次反復(fù)該過程得到需要的厚度的P型半導(dǎo)體薄層和N型半導(dǎo)體薄層，這種工藝在600V以上的MOSFET中，一般需要重復(fù)5次以上，生產(chǎn)成本和生產(chǎn)周期長。另一種是通過一次生長一種類型的需要厚度的外延之后，進(jìn)行溝槽的刻蝕，之后在溝槽中填入相反類型的硅；這種方法雖然難度大，但具有簡化工藝流程，提高穩(wěn)定性的效果；采用溝槽結(jié)構(gòu)之后，由于P/N薄層即交替排列的P型半導(dǎo)體薄層和N型半導(dǎo)體薄層中P型半導(dǎo)體薄層和N型半導(dǎo)體薄層在縱方向上的摻雜濃度易于控制，而且沒有多次外延工藝造成的薄層中P型半導(dǎo)體薄層和N型半導(dǎo)體薄層或其中之一的摻雜濃度在縱向上發(fā)生變化從而帶來附加的縱向電場，保證了器件能獲得好的漏電特性和高的擊穿電壓。

在超級結(jié)工藝中，由于采用了交替的P/N薄層，功率半導(dǎo)體器件的體內(nèi)二極管即P型半導(dǎo)體薄層和N型半導(dǎo)體薄層之間形成的二極管在較低的反偏電壓下例如50伏Vds就會把P型半導(dǎo)體薄層和N型半導(dǎo)體薄層完全耗盡掉，這使得該二極管具有很硬的反向恢復(fù)特性，這一硬的反向恢復(fù)特性造成器件的恢復(fù)電流急劇變化，反向恢復(fù)中波動劇烈，引起電路中的大地電磁噪音（EMI?NOISE）,對電路中別的器件的工作帶來影響，在這點上，功率半導(dǎo)體器件不如常規(guī)的MOSFET器件，常規(guī)的MOSFET器件的漂移區(qū)不具有P/N薄層結(jié)構(gòu)、而是整個漂移區(qū)都是N-摻雜，因為常規(guī)的MOSFET器件N-漂移區(qū)的耗盡是一直隨著電壓(Vds)的增加而擴(kuò)展，反向恢復(fù)特性較軟。

在工藝選擇上，多次外延成長和光刻、注入工藝有復(fù)雜、制造周期長和成本高的問題，溝槽填充工藝中，需要在溝槽工藝之前在高濃度摻雜的襯底上淀積厚度達(dá)數(shù)十微米的外延層，也增加了工藝的成本。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問題是提供一種功率半導(dǎo)體器件，能使制造成本最小化，同時還能優(yōu)化器件的比導(dǎo)通電阻以及器件在關(guān)斷過程中的反向恢復(fù)的軟度系數(shù)（SOFTNESS）。為此，本發(fā)明還提供一種功率半導(dǎo)體器件的制造方法。

為解決上述技術(shù)問題，本發(fā)明提供的功率半導(dǎo)體器件形成于N型硅襯底上，所述功率半導(dǎo)體器件的中間區(qū)域為電流流動區(qū)，終端保護(hù)結(jié)構(gòu)環(huán)繞于所述電流流動區(qū)的外周；所述電流流動區(qū)中的漂移區(qū)包括超級結(jié)漂移區(qū)和單一漂移區(qū)，所述超級結(jié)漂移區(qū)由多個交替排列的N型薄層和P型薄層組成的，所述單一漂移區(qū)由N型摻雜的第一N型層組成；在所述漂移區(qū)的頂部形成有P阱。

在所述硅襯底上形成有多個溝槽，所述超級結(jié)漂移區(qū)中的各相鄰所述溝槽之間為硅襯底薄層，各所述N型薄層由通過對所述硅襯底薄層的側(cè)面進(jìn)行摻雜組成、或者各所述N型薄層由所述硅襯底薄層加上形成于所述硅襯底薄層兩側(cè)的第一N型硅外延層組成；各所述P型薄層由填充于所述溝槽中的第二P型硅外延層組成。

所述N型薄層的電阻率在橫向上是變化的且包括第一高電阻率部分和第一低電阻率部分，所述第一低電阻率部分為所述硅襯底薄層的兩側(cè)進(jìn)行過的側(cè)面摻雜的部分、或者所述第一低電阻率部分為形成于所述硅襯底薄層兩側(cè)的所述第一N型硅外延層；所述第一高電阻率部分由位于所述第一低電阻率部分中間的所述硅襯底薄層組成；所述第一低電阻率部分和鄰近的所述P型薄層相接觸；由所述第一低電阻率部分和其鄰近的所述P型薄層實現(xiàn)電荷平衡。

所述第一N型層的寬度大于所述N型薄層的寬度，且所述第一N型層的寬度由兩相鄰的溝槽定義，所述第一N型層包括第二高電阻率部分和第二低電阻率部分，所述第二高電阻率部分為所述第一N型層的中間部分，所述第二低電阻率部分位于所述第二高電阻率部分的兩側(cè)且和形成于所述第一N型層兩側(cè)的所述溝槽中的所述P型薄層相接觸，所述第二低電阻率部分的工藝條件和所述第一低電阻率部分相同。