[發明專利]功率半導體器件及其制造方法

在審

• 申請號: 201310594909.X
• 申請日: 2013-11-21
• 公開（公告）號: CN104659086A
• 公開（公告）日: 2015-05-27
• 發明（設計）人: 肖勝安;雷海波
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L29/739
• 分類號: H01L29/739;H01L29/06;H01L21/331
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

1.一種功率半導體器件，功率半導體器件形成于N型硅襯底上，所述功率半導體器件的中間區域為電流流動區，終端保護結構環繞于所述電流流動區的外周；其特征在于：所述電流流動區中的漂移區包括超級結漂移區和單一漂移區，所述超級結漂移區由多個交替排列的N型薄層和P型薄層組成的，所述單一漂移區由N型摻雜的第一N型層組成；在所述漂移區的頂部形成有P阱；

在所述硅襯底上形成有多個溝槽，所述超級結漂移區中的各相鄰所述溝槽之間為硅襯底薄層，各所述N型薄層由通過對所述硅襯底薄層的側面進行摻雜組成、或者各所述N型薄層由所述硅襯底薄層加上形成于所述硅襯底薄層兩側的第一N型硅外延層組成；各所述P型薄層由填充于所述溝槽中的第二P型硅外延層組成；

所述N型薄層的電阻率在橫向上是變化的且包括第一高電阻率部分和第一低電阻率部分，所述第一低電阻率部分為所述硅襯底薄層的兩側進行過的側面摻雜的部分、或者所述第一低電阻率部分為形成于所述硅襯底薄層兩側的所述第一N型硅外延層；所述第一高電阻率部分由位于所述第一低電阻率部分中間的所述硅襯底薄層組成；所述第一低電阻率部分和鄰近的所述P型薄層相接觸；由所述第一低電阻率部分和其鄰近的所述P型薄層實現電荷平衡；

所述第一N型層的寬度大于所述N型薄層的寬度，且所述第一N型層的寬度由兩相鄰的溝槽定義，所述第一N型層包括第二高電阻率部分和第二低電阻率部分，所述第二高電阻率部分為所述第一N型層的中間部分，所述第二低電阻率部分位于所述第二高電阻率部分的兩側且和形成于所述第一N型層兩側的所述溝槽中的所述P型薄層相接觸，所述第二低電阻率部分的工藝條件和所述第一低電阻率部分相同；

所述第一N型層和其鄰近的所述P型薄層的電荷不平衡，所述第一N型層和其鄰近的所述P型薄層之間連接反偏電壓的條件下、所述第二低電阻率部分能被鄰近的所述P型薄層完全橫向耗盡，所述第二高電阻率部分不能被所述P型薄層完全橫向耗盡，所述第二高電阻率部分的未被所述P型薄層橫向耗盡的部分和所述P阱之間形成縱向耗盡的PN結；在反偏電壓增加時，所述P阱對所述第二高電阻率部分的縱向耗盡的深度增加。

2.如權利要求1所述的功率半導體器件，其特征在于：所述功率半導體器件為MOSFET器件，在所述漂移區底部形成有由背面離子注入區組成的N型區，所述N型區的底部和背面金屬形成歐姆接觸。

3.如權利要求1所述的功率半導體器件，其特征在于：所述功率半導體器件為MOSFET器件，在所述漂移區底部形成有由背面離子注入區組成N型緩沖區和N型區，所述N型緩沖區的頂部和所述漂移區底部接觸、所述N型區的頂部和所述N型緩沖區的底部接觸、所述N型區的底部和背面金屬形成歐姆接觸；所述N型區的摻雜濃度大于所述N型緩沖區的摻雜濃度。

4.如權利要求1所述的功率半導體器件，其特征在于：所述功率半導體器件為IGBT器件，在所述漂移區底部形成有由背面離子注入區組成N型區和P型區，所述N型區的頂部和所述漂移區底部接觸、所述P型區的頂部和所述N型區的底部接觸、所述P型區的底部和背面金屬形成歐姆接觸。

5.如權利要求2或3所述的功率半導體器件，其特征在于：所述功率半導體器件為溝槽柵MOSFET器件，或者所述功率半導體器件為平面柵MOSFET器件。

6.如權利要求4所述的功率半導體器件，其特征在于：所述功率半導體器件為溝槽柵IGBT器件，或者所述功率半導體器件為平面柵IGBT器件。

7.如權利要求2或3或4所述的功率半導體器件，其特征在于：所述N型區的厚度為0.5微米～5微米。

8.如權利要求1或2或3或4所述的功率半導體器件，其特征在于：所述單一漂移區包括一個以上所述第一N型層，各所述第一N型層分布于所述電流流動區的不同區域，各所述第一N型層的區域位置分別由各所述第一N型層兩側的所述溝槽定義，各所述第一N型層的區域位置處形成有一個以上的所述功率半導體器件的單元結構。

9.如權利要求1或2或3或4所述的功率半導體器件，其特征在于：各所述第一N型層的區域位置和所述終端保護結構的區域不鄰接。

10.如權利要求1或2或3或4所述的功率半導體器件，其特征在于：各所述第一N型層的區域位置和所述功率半導體器件的柵金屬電極圖形的區域不鄰接。