[發明專利]一種賤金屬內電極疊層片式ZnO壓敏電阻器及其制備方法

在審

• 申請號: 201310594610.4
• 申請日: 2013-11-22
• 公開（公告）號: CN104658727A
• 公開（公告）日: 2015-05-27
• 發明（設計）人: 傅邱云;周東祥;胡云香;鄭志平;羅為;陳濤
• 申請（專利權）人: 華中科技大學
• 主分類號: H01C7/112
• 分類號: H01C7/112
• 代理公司: 華中科技大學專利中心 42201
• 代理人: 朱仁玲

技術領域

本發明屬于電子陶瓷元件制備技術領域，更具體地，涉及一種賤金屬內電極疊層片式ZnO壓敏電阻器及其制備方法。

背景技術

壓敏電阻器是利用材料的非線性I-V（電流-電壓）特性制備的一種無源電子元器件，主要用于過壓保護和穩壓。氧化鋅（ZnO）壓敏陶瓷自從1968年日本松下公司首次研制成功以來，以其優良的非線性特性迅速成為制造壓敏電阻器的主導材料。

壓敏電阻器的片式化始于1981年，日本松下公司首先報道，采用陶瓷生坯疊片技術和鉑（Pt）內電極，成功開發了ZnO系低壓疊層片式壓敏電阻器。日本TDK、日本三菱，臺灣立昌、佳邦，德國EPCOS等都對疊層片式壓敏電阻進行了持久的研究工作。本世紀初，AVX、TDK、LITTELFUSE、AMOTECH及EPCOS等公司相繼開發出了0402型疊層片式壓敏電阻器。日本村田公司和松下公司研發出了幾何尺寸更小的0201型片式壓敏電阻器，其壓敏電壓低至2.5V，滿足了不同性能和結構的半導體器件的ESD防護要求。總的來說，近些年來國外對片式壓敏電阻器的研究已日臻成熟，不管是在片式壓敏電阻的材料基礎研究方面還是在其精密制造工藝上都取得了顯著的成效。

目前疊層片式壓敏電阻器主要采用減小ZnO壓敏電阻器單層薄膜內晶粒個數的方法來降低壓敏電壓。目前單層壓敏電阻器膜厚一般在1mm左右，而通常多層片式ZnO電阻每層膜厚可低至40μm，2010年臺灣國立大學報道了燒結后每層層厚約8μm，每層晶粒1-2個的疊層片式壓敏電阻。在膜厚一定的情況下還可增大ZnO的平均晶粒尺寸，可通過提高燒結溫度延長燒結時間、添加助燒劑、籽晶法來實現。目前疊層片式壓敏元件主要采用ZnO材料體系，以貴金屬銀（Ag）、鈀（Pd）等為內電極，在空氣中一次燒成的方法制備。

隨著層厚的減小，層數的增加，內電極材料在疊層片式低壓壓敏電阻中所占的比重越來越大。一般ZnO壓敏電阻材料的燒結溫度高于1000℃，必須使用高熔點合金Ag/Pd(摩爾比例為30:70)作為其內電極材料，該部分占了總成本的50%以上。此外，ZnO-Bi₂O₃系材料中的Bi₂O₃組分在燒結過程中極易揮發，且易和電極材料中的Pd發生反應，降低器件性能。許多研究者和生產廠家都在研究以價格較低的純銀（Ag）、銅（Cu）來代替目前Ag/Pd內電極。本世紀來，由于Pd等貴金屬電極價格急劇上漲，這種方法制備的疊層片式壓敏電阻成本太高，各大公司紛紛尋找降低成本的方法。Lavrov等采用電沉積法實現了Cu與ZnO壓敏陶瓷的共燒兼容，但制備方法非常復雜；常州星翰科技有限公司于2011年公布了關于采用純Ag電極替代Ag/Pd制備氧化鋅變阻器的專利，但Ag電極成本仍然較高；日本TDK、松下等公司的JP2002222703A、JP2005085780A等專利以及美國專利US20070273468等均提出采用SrTiO₃材料體系，以賤金屬為內電極，采用還原再氧化的制備方法實現賤金屬內電極的疊層片式壓敏電阻，但是其難以克服的缺陷是壓敏電阻的非線性系數非常低（10以下），限制了壓敏電阻的應用領域。

發明內容

本發明的目的在于制備出賤金屬內電極疊層低壓壓敏電阻，同時滿足高非線性系數、低壓敏電壓的電性能要求。本發明采用賤金屬材料鎳（Ni）制備出內電極漿料，取代Ag、Pd等貴金屬材料，為防止賤金屬內電極氧化，含有賤金屬內電極的疊層片式壓敏電阻陶瓷坯片需在保護氣氛下高溫共燒；之后在氧化氣氛下較低溫度燒滲端銀電極。

為實現上述目的，按照本發明的一個方面，提供了一種賤金屬內電極疊層片式ZnO壓敏電阻器的制備方法，包括以下步驟：

（1）將氧化鋅（ZnO）和氧化鉍（Bi₂O₃）的混合物中摻入錳（Mn）和鈷（Co）的氧化物，加去離子水進行球磨混合后，將所得漿料進行烘干、過篩得到粉體；其中，所述ZnO的摩爾分數為93%-98.7%，Bi₂O₃的摩爾分數為0.2%-5%，所述Mn和Co的氧化物摩爾分數均為0.01%-5%；

（2）在上述粉體中加入分散劑、消泡劑、溶劑和粘合劑，然后球磨混合，得到流延漿料；

（3）將上述流延漿料采用流延成型方法制備出坯體，并以賤金屬鎳（Ni）為內電極，疊層、壓片和切片，得到成型樣品；

（4）將成型的樣品在保護性氣氛中850-1150℃燒結，得到片式陶瓷電阻；