[發(fā)明專利]多通道ADC同步采樣中頻接收機及同步采樣方法

有效

• 申請?zhí)枺?/td>: 201310594601.5
• 申請日: 2013-11-25
• 公開（公告）號: CN103684514A
• 公開（公告）日: 2014-03-26
• 發(fā)明（設計）人: 寧濤;肖聰;王潤洪;吳偉冬;寧昕;黎飛宏
• 申請（專利權）人: 成都九華圓通科技發(fā)展有限公司
• 主分類號: H04B1/40
• 分類號: H04B1/40
• 代理公司: 成都金英專利代理事務所 51218
• 代理人: 袁英

技術領域

本發(fā)明涉及一種數(shù)字中頻處理技術，特別是多通道ADC同步采用中頻接收機及同步采用方法。

背景技術

現(xiàn)有的中頻數(shù)字化接收機主要由單個的模數(shù)轉(zhuǎn)換器（ADC）和數(shù)字下變頻器組成，其中模數(shù)轉(zhuǎn)換模塊主要完成模擬中頻信號的采樣，并轉(zhuǎn)化得到數(shù)字化的中頻信號，數(shù)字下變頻器將感興趣的信號轉(zhuǎn)換至基帶，同時做抽樣率變換及濾波處理，得到正交的I、Q信號后送后續(xù)的數(shù)字信號處理器進行基帶信號處理，在整個中頻接收機里面數(shù)字下變頻器是整個中頻數(shù)字化接收機的核心，但通常情況下，現(xiàn)有的中頻數(shù)字化接收機僅能實現(xiàn)單通道的信號采樣，工作效率低，工作方式單一。對于現(xiàn)有的多通道中頻接收機的實現(xiàn)方法，通常是設有多個AD通道，每個AD通道對應一個ADC模塊，ADC模塊采樣轉(zhuǎn)換后，經(jīng)數(shù)字下變頻器處理后再與FPGA模塊連接，這樣的設計雖然能保證多通道采樣處理的精確率，但每一個AD通道就需要一塊與之對應的數(shù)字下變頻器，不僅成本高昂，同時還增加了板子設計的難度。

專利申請?zhí)枺?00680002094.X公開了一種低中頻接收機及其采樣方法，它包括低中頻接收機對射頻信號進行采樣，以將其轉(zhuǎn)換為非零頻域的數(shù)字信號。其次，非非零頻域的數(shù)字信號進行補償，以濾除其中的干擾信號。最后將已補償?shù)男盘栴l移動到零頻域，通過使用根據(jù)該發(fā)明的接收機及其采樣方法，可以容易除零頻域外的如DC漂移和互調(diào)分量的干擾，而不會對有用信號造成任何影響。但該發(fā)明只能針對單一的信號處理，效率及其低下，但無法做到全概率接收。

發(fā)明內(nèi)容

本發(fā)明的目的在于克服現(xiàn)有技術的不足，提供一種具有多通道信號采樣，采樣時鐘相互獨立，并能控制內(nèi)外部時鐘智能切換，同時采用多通道ADC模塊和四通道數(shù)字下變頻器與FPGA芯片的組合，處理效率高，成本低廉的多通道ADC同步采樣中頻接收機及同步采樣方法。

本發(fā)明的目的是通過以下技術方案來實現(xiàn)的：多通道ADC同步采樣中頻接收機，它包括第一FPGA芯片、第二FPGA芯片、第三FPGA芯片、第一DSP芯片、第二DSP芯片、第一多通道ADC模塊、第二多通道ADC模塊和時鐘分配模塊，第一多通道ADC模塊的信號輸出與第一FPGA芯片的信號輸入連接，第一FPGA芯片與第一DSP芯片之間通過雙向多通道數(shù)據(jù)傳輸線連接，第二多通道ADC模塊的信號輸出與第二FPGA芯片的信號輸入連接，第二FPGA芯片與第二DSP芯片之間有雙向多通道數(shù)據(jù)連接，第一FPGA芯片通過總線與第二FPGA芯片連接，第一DSP芯片通過總線與第二DSP芯片連接，第一FPGA芯片和第二FPGA芯片分別與北斗/GPS接口連接，第三FPGA芯片通過SPI總線與北斗/GPS接口連接，第一FPGA芯片通過總線與第三FPGA芯片連接，第一DSP芯片通過總線分別與DDR2內(nèi)存和非易失閃存連接，第二DSP芯片通過總線分別與DDR2內(nèi)存和非易失閃存連接，第一FPGA芯片通過總線分別與非易失閃存和四通道數(shù)字下變頻器連接，第二FPGA芯片通過總線分別與非易失閃存和四通道數(shù)字下變頻器連接，時鐘分配模塊的輸出分別與第一多通道ADC模塊和第二多通道ADC模塊連接；

多通道ADC模塊：對多個AD通道的信號進行采樣，并進行模數(shù)轉(zhuǎn)換；

FPGA芯片：配合四通道數(shù)字下變頻完成基帶轉(zhuǎn)換，并提取I/Q分量，將經(jīng)過脈寬匹配濾波器的I、Q分量送入DSP芯片；

時鐘分配模塊：為第一多通道ADC模塊和第二多通道ADC模塊分別提供內(nèi)時鐘或外時鐘，或進行時鐘切換。

所述的時鐘分配模塊信號輸入端分別與溫補晶振的信號輸出端和外時鐘的信號端連接。

多通道ADC同步采樣中頻接收機的同步采樣方法，它包括有以下步驟：

S1：第一多通道ADC模塊對通道AD4、通道AD5、通道AD6進行信號采樣，第二多通道ADC模塊對通道AD1、通道AD2、通道AD3進行信號采樣，采樣期間，時鐘分配模塊分配給兩組ADC模塊相互獨立的同步時鐘信號；

S2：經(jīng)過第一多通道ADC模塊和第二多通道ADC模塊采樣轉(zhuǎn)換后的信號分別傳遞給第一FPGA芯片和第二FPGA芯片；

S3：第一FPGA芯片和第二FPGA芯片配合四通道數(shù)字下變頻器完成I/Q分量的提取，經(jīng)過脈寬匹配濾波器的I/Q分量分別送入第一DSP芯片和第二DSP芯片進行數(shù)字信號處理。

它還包括四通道數(shù)字下變頻的實現(xiàn)方法，其步驟如下：

SS1：采樣后的中頻信號，經(jīng)過NCO移頻為零中頻信號后，傳遞給CIC濾波器；

SS2：經(jīng)過CIC濾波器抽取濾波，半帶濾波器采樣濾波和SRRC濾波器整形濾波處理后輸出變頻處理后的基帶信號。