[發(fā)明專利]多通道ADC同步采樣中頻接收機及同步采樣方法

有效

• 申請?zhí)枺?/td>: 201310594601.5
• 申請日: 2013-11-25
• 公開（公告）號: CN103684514A
• 公開（公告）日: 2014-03-26
• 發(fā)明（設(shè)計）人: 寧濤;肖聰;王潤洪;吳偉冬;寧昕;黎飛宏
• 申請（專利權(quán)）人: 成都九華圓通科技發(fā)展有限公司
• 主分類號: H04B1/40
• 分類號: H04B1/40
• 代理公司: 成都金英專利代理事務(wù)所 51218
• 代理人: 袁英

1.多通道ADC同步采樣中頻接收機，其特征在于：它包括第一FPGA芯片、第二FPGA芯片、第三FPGA芯片、第一DSP芯片、第二DSP芯片、第一多通道ADC模塊、第二多通道ADC模塊和時鐘分配模塊，第一多通道ADC模塊的信號輸出與第一FPGA芯片的信號輸入連接，第一FPGA芯片與第一DSP芯片之間通過雙向多通道數(shù)據(jù)傳輸線連接，第二多通道ADC模塊的信號輸出與第二FPGA芯片的信號輸入連接，第二FPGA芯片與第二DSP芯片之間有雙向多通道數(shù)據(jù)連接，第一FPGA芯片通過總線與第二FPGA芯片連接，第一DSP芯片通過總線與第二DSP芯片連接，第一FPGA芯片和第二FPGA芯片分別與北斗/GPS接口連接，第三FPGA芯片通過SPI總線與北斗/GPS接口連接，第一FPGA芯片通過總線與第三FPGA芯片連接，第一DSP芯片通過總線分別與DDR2內(nèi)存和非易失閃存連接，第二DSP芯片通過總線分別與DDR2內(nèi)存和非易失閃存連接，第一FPGA芯片通過總線分別與非易失閃存和四通道數(shù)字下變頻器連接，第二FPGA芯片通過總線分別與非易失閃存和四通道數(shù)字下變頻器連接，時鐘分配模塊的輸出分別與第一多通道ADC模塊和第二多通道ADC模塊連接；

多通道ADC模塊：對多個AD通道的信號進行采樣，并進行模數(shù)轉(zhuǎn)換；

FPGA芯片：配合四通道數(shù)字下變頻完成基帶轉(zhuǎn)換，并提取I/Q分量，將經(jīng)過脈寬匹配濾波器的I、Q分量送入DSP芯片；

時鐘分配模塊：為第一多通道ADC模塊和第二多通道ADC模塊分別提供內(nèi)時鐘或外時鐘，或進行時鐘切換。

2.根據(jù)權(quán)利要求1所述的多通道ADC同步采樣中頻接收機，其特征在于：所述的時鐘分配模塊信號輸入端分別與溫補晶振的信號輸出端和外時鐘的信號端連接。

3.多通道ADC同步采樣中頻接收機的同步采樣方法，其特征在于：它包括有以下步驟：

S1：第一多通道ADC模塊對通道AD4、通道AD5、通道AD6進行信號采樣，第二多通道ADC模塊對通道AD1、通道AD2、通道AD3進行信號采樣，采樣期間，時鐘分配模塊分配給兩組ADC模塊相互獨立的同步時鐘信號；

S2：經(jīng)過第一多通道ADC模塊和第二多通道ADC模塊采樣轉(zhuǎn)換后的信號分別傳遞給第一FPGA芯片和第二FPGA芯片；

S3：第一FPGA芯片和第二FPGA芯片配合四通道數(shù)字下變頻器完成I/Q分量的提取，經(jīng)過脈寬匹配濾波器的I/Q分量分別送入第一DSP芯片和第二DSP芯片進行數(shù)字信號處理。

4.根據(jù)權(quán)利要求3所述的多通道ADC同步采樣中頻接收機的同步采樣方法，其特征在于：所述四通道數(shù)字下變頻器四通道數(shù)字下變頻的步驟如下：

SS1：采樣后的中頻信號，經(jīng)過NCO移頻為零中頻信號后，傳遞給CIC濾波器；

SS2：經(jīng)過CIC濾波器抽取濾波，半帶濾波器采樣濾波和SRRC濾波器整形濾波處理后輸出變頻處理后的基帶信號。