[發明專利]改善的柵極間的外延生長

有效

• 申請號: 201310593960.9
• 申請日: 2013-11-21
• 公開（公告）號: CN104051249B
• 公開（公告）日: 2018-02-27
• 發明（設計）人: 林文杰;曾仁洲;宋明相
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: H01L21/28
• 分類號: H01L21/28;H01L27/02;H01L23/60
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,孫征

本申請要求2013年3月13日提交的美國臨時申請No.61/779842的權益。

技術領域

本發明涉及半導體技術領域，更具體地，涉及一種改善的柵極間的外延生長。

背景技術

利用集成電路的電子器件容易受到靜電放電（ESD）的影響。靜電放電可由握持器件的人或者其他來源而發生。靜電放電可能使大量電流通過對高強度電流敏感的電路，因此損壞電路。為了降低對ESD損壞的敏感性，集成電路通常包括為ESD創建通路以遠離敏感電路的ESD器件。

一種類型的ESD器件包括位于細長的柵極器件之間的多個有源區域，諸如源極區或漏極區。柵極器件用做晶體管的柵極。晶體管用作當檢測到諸如ESD的高強度電流時進行開啟的開關。開啟開關允許ESD流過以避免其流經敏感電路。

形成ESD器件所涉及的一個問題來自硅化物。當形成晶體管器件時，硅化物材料通常用在半導體-金屬接合處以促進有效的連接。這是因為硅化物傳導電流相對較好。然而，期望使硅化物不形成在與柵極相鄰的源極區或漏極區上方。如果硅化物層要形成在那里，流經源極區和漏極區的電流會傾向于主要流過硅化物，這可能導致損壞，因為由高ESD電流造成的電流密度可能燒毀硅化物及周圍材料。

當通過外延生長工藝來形成源/漏極區時，會引起ESD器件形成所涉及的另一個問題。外延生長工藝包括在現存晶體上生長半導體晶體。當以這種方式來形成源極區或漏極區時，這些區的長度會影響外延生長結構的均勻性。如果相比于其他附近的結構，一個結構太長，則會形成一組不均勻的外延生長結構。這被稱作負載效應。因此，期望在沒有太多不利的負載效應的情況下，制造采用柵極間的外延生長的有源區的ESD器件或其他器件。

發明內容

為了解決現有技術中所存在的問題，根據本發明的一個方面，提供了一種集成電路器件，包括：

生長在襯底上的至少兩個外延生長有源區，所述外延生長有源區放置于兩個柵極器件之間；以及

位于兩個所述外延生長有源區之間的至少一個偽柵極；

其中，每個外延生長有源區的長度都大致相同。

在可選實施例中，所述外延生長有源區是鰭結構。

在可選實施例中，所述集成電路器件包括驟回（snapback）靜電放電（ESD）器件。

在可選實施例中，所述器件還包括：位于所述至少一個偽柵極的兩側上的襯底接觸件。

在可選實施例中，所述器件還包括：襯底接觸件，位于兩個偽柵極之間的外延生長有源區的中部。

在可選實施例中，所述至少一個偽柵極被偏置。

在可選實施例中，所述至少一個偽柵極被浮置。

在可選實施例中，使用相同的掩模來形成所述柵極器件和所述偽柵極。

在可選實施例中，所述器件還包括：襯底接觸件，所述襯底接觸件包括通過后硅化物工藝形成的硅化物層。

根據本發明的另一方面，還提供了一種用于形成靜電放電（ESD）器件的方法，所述方法包括：

使用外延生長工藝來形成多個有源區；以及

在所述有源區之間的間隔內形成至少兩個柵極器件和至少一個偽柵極，所述柵極器件和所述偽柵極垂直于所述有源區；

其中，各有源區的長度大致相同。

在可選實施例中，所述方法還包括：選擇位于所述柵極器件和所述偽柵極器件之間的有源區的長度使得將負載效應降低到閾值水平之下。

在可選實施例中，所述有源區為鰭結構。

在可選實施例中，所述ESD器件包括驟回ESD器件。

在可選實施例中，所述方法還包括：在所述至少一個偽柵極的兩側上形成襯底接觸件。

在可選實施例中，所述方法還包括：在位于兩個偽柵極之間的有源區的中部形成襯底接觸件。

在可選實施例中，所述至少一個偽柵極被偏置。

在可選實施例中，所述至少一個偽柵極被浮置。

在可選實施例中，使用相同的掩模來形成所述柵極器件和所述偽柵極。

在可選實施例中，所述方法還包括襯底接觸件，所述襯底接觸件包括通過后硅化物工藝形成的硅化物層。

根據本發明的又一方面，還提供了一種靜電放電（ESD）器件，包括：

平行排列的至少兩個細長的柵極器件；

位于所述柵極器件之間并且與所述柵極器件平行排列的至少一個細長的偽柵極；以及

位于所述柵極器件和所述至少一個偽柵極之間的多個外延生長鰭式有源區，所述外延生長鰭式有源區相互之間平行排列并且與所述柵極器件垂直；