[發(fā)明專利]包封件上芯片型封裝件

有效

• 申請?zhí)枺?/td>: 201310593662.X
• 申請日: 2013-11-21
• 公開（公告）號(hào): CN103633076A
• 公開（公告）日: 2014-03-12
• 發(fā)明（設(shè)計(jì)）人: 杜茂華
• 申請（專利權(quán)）人: 三星半導(dǎo)體（中國）研究開發(fā)有限公司;三星電子株式會(huì)社
• 主分類號(hào): H01L25/065
• 分類號(hào): H01L25/065;H01L25/18;H01L23/31
• 代理公司: 北京銘碩知識(shí)產(chǎn)權(quán)代理有限公司 11286
• 代理人: 魯恭誠;劉燦強(qiáng)

技術(shù)領(lǐng)域

示例性實(shí)施例涉及半導(dǎo)體封裝領(lǐng)域。具體地講，示例性實(shí)施例涉及一種包封件上芯片型封裝件及其制造方法。

背景技術(shù)

隨著半導(dǎo)體技術(shù)的發(fā)展，提出并開發(fā)了一種在一個(gè)封裝件中設(shè)置多個(gè)半導(dǎo)體芯片的多芯片封裝件。目前，多芯片封裝件的最主要的結(jié)構(gòu)為將裸芯片逐一垂直堆疊，然后通過引線鍵合方式與基板連接，最后通過包封材料層進(jìn)行包封的堆疊式芯片封裝件。堆疊式芯片封裝件主要有工藝成熟等特點(diǎn)。

圖8是示出根據(jù)現(xiàn)有技術(shù)的堆疊式芯片封裝件800的剖視圖。

如圖8中所示，根據(jù)現(xiàn)有技術(shù)的堆疊式芯片封裝件800可以包括基板810、多個(gè)第一半導(dǎo)體芯片820、830和840、多個(gè)第二半導(dǎo)體芯片850和860、鍵合引線870、包封材料層880、以及連接件890。

第一半導(dǎo)體芯片820、830和840可以順序堆疊在基板810的上表面上。第二半導(dǎo)體芯片850和860可以堆疊在第一半導(dǎo)體芯片820、830和840上。如圖8中所示，第二半導(dǎo)體芯片850和860可以堆疊在第一半導(dǎo)體芯片820、830和840中的最上面的第一半導(dǎo)體芯片840的上表面上。

鍵合引線870可以將基板810、第一半導(dǎo)體芯片820、830和840、以及第二半導(dǎo)體芯片850和860彼此電連接。

包封材料層880可以包封第一半導(dǎo)體芯片820、830和840、第二半導(dǎo)體芯片850和860、以及鍵合引線870。

連接件890可以設(shè)置在基板810的下表面上。如圖8中所示，連接件890可以為焊球。在這樣的情況下，堆疊式芯片封裝件800可以為球柵陣列（BGA）封裝件。

第一半導(dǎo)體芯片820、830和840可以為彼此相同的NAND閃速存儲(chǔ)器芯片。第二半導(dǎo)體芯片850和860可以分別為存儲(chǔ)器控制芯片850和DRAM芯片860。如圖1中所示，由于NAND閃速存儲(chǔ)器芯片820、830和840的尺寸通常大于存儲(chǔ)器控制芯片850和DRAM芯片860的尺寸，所以為了工程穩(wěn)定性考慮，在進(jìn)行多層堆疊結(jié)構(gòu)考慮時(shí)，可以將較小的存儲(chǔ)器控制芯片850和DRAM芯片860放置在最頂層。

為提高NAND閃速存儲(chǔ)器芯片820、830和840的數(shù)據(jù)傳輸速度，應(yīng)該盡可能縮短N(yùn)AND閃速存儲(chǔ)器芯片820、830和840與存儲(chǔ)器控制芯片850之間的信號(hào)路徑的電學(xué)長度；然而，在現(xiàn)有的結(jié)構(gòu)中，NAND閃速存儲(chǔ)器芯片820、830和840與存儲(chǔ)器控制芯片N50之間的連接需要通過基板，即，NAND閃速存儲(chǔ)器芯片與存儲(chǔ)器控制芯片之間的信號(hào)路徑為第一半導(dǎo)體芯片820、830和840—鍵合引線870—基板810—鍵合引線870—存儲(chǔ)器控制芯片850，所以信號(hào)路徑的電學(xué)長度很長，因此可能不利于電信號(hào)的傳輸。

發(fā)明內(nèi)容

為了解決上面的和/或其他的問題，示例性實(shí)施例提供了一種芯片封裝件，所述芯片封裝件可以包括：基板；半導(dǎo)體芯片包封件，半導(dǎo)體芯片包封件設(shè)置在基板上，并包括第一半導(dǎo)體芯片、包封第一半導(dǎo)體芯片的第一包封材料層、以及形成在第一包封材料層的上表面上的多個(gè)焊盤，所述多個(gè)焊盤中的至少一個(gè)焊盤通過在第一半導(dǎo)體芯片的上表面和第一包封材料層的上表面上延伸的再布線層而與第一半導(dǎo)體芯片電連接；第二半導(dǎo)體芯片，第二半導(dǎo)體芯片堆疊在半導(dǎo)體芯片包封件的上表面上，暴露所述多個(gè)焊盤，并電連接到所述多個(gè)焊盤中的與第一半導(dǎo)體芯片電連接的至少一個(gè)焊盤；第二包封材料層，第二包封材料層在基板上包封半導(dǎo)體芯片包封件和第二半導(dǎo)體芯片。

所述多個(gè)焊盤可以通過在第一包封材料層的上表面上沉積金屬層并將沉積的金屬層圖案化而形成。

所述芯片封裝件還可以包括介電層。介電層可以覆蓋第一半導(dǎo)體芯片的上表面和第一包封材料層的上表面，并可以暴露所述多個(gè)焊盤。

再布線層可以通過在第一半導(dǎo)體芯片的上表面和第一包封材料層的上表面上沉積金屬層并將沉積的金屬層圖案化而形成。

再布線層和所述多個(gè)焊盤可以通過將沉積的金屬層圖案化而被同時(shí)形成。

可以通過鍵合引線或?qū)щ娔z將第二半導(dǎo)體芯片電連接到所述多個(gè)焊盤中的與第一半導(dǎo)體芯片電連接的至少一個(gè)焊盤。

所述芯片封裝件還可以包括第三半導(dǎo)體芯片。第三半導(dǎo)體芯片可以堆疊在第二半導(dǎo)體芯片上，暴露第二半導(dǎo)體芯片的連接端，并電連接到第二半導(dǎo)體芯片的連接端中的與第一半導(dǎo)體芯片電連接的連接端。

第三半導(dǎo)體芯片可以與第二半導(dǎo)體芯片接收來自第一半導(dǎo)體芯片的相同的信號(hào)。