[發明專利]一種對CIS芯片的量產測試方法

有效

• 申請號: 201310590059.6
• 申請日: 2013-11-20
• 公開（公告）號: CN103558543A
• 公開（公告）日: 2014-02-05
• 發明（設計）人: 關牮
• 申請（專利權）人: 太倉思比科微電子技術有限公司
• 主分類號: G01R31/28
• 分類號: G01R31/28
• 代理公司: 北京連和連知識產權代理有限公司 11278
• 代理人: 包紅健

技術領域

本發明涉及集成電路量產測試技術領域，特別涉及一種基于FPGA的針對帶MIPI端口的CIS芯片量產測試方法。

背景技術

現有高端CIS(CMOS?Image?Sensor)芯片已經達到了500萬以上像素的分辨率，也就是說，其采樣的每一幀圖像數據都會包含至少500組以上個圖像數據；而且為提高數據的傳輸效率，芯片大都采用移動通信行業處理器接口（Mobile?Industry?Processor?Interface）MIPI作為圖像數據傳輸的通道，其數據輸出的速率最高可以達到1Gbps。

傳統的CIS芯片量產的測試方式一般是采用專業的高端ATE自動測試設備（Automatic?Test?Equipment）進行處理。要滿足高端CIS芯片的測試需求，這些ATE設備就必須滿足以下條件：

（1）具有高速的工作站用于高速處理海量的測試用圖像數據，以降低測試程序執行的時間；

（2）必須具有高速的數字信號通道模組用于接受來自MIPI接口的圖像數據；通常需要測試機數字通道硬件的數據接受速率至少能夠達到500Mbps甚至更高

（3）測試機臺本身需要具有針對CIS芯片測試所需要的專用軟硬件模組。

如此一來，測試機臺的價格非常高昂；而且，由于所有數據必須上傳到工作站進行統一處理，在多工位芯片并行測試的模式下，所有數據處理只能夠串行地執行，嚴重降低了測試程序的執行效率，從而導致芯片測試成本的大幅上升，影響產品的競爭力。

發明內容

針對上述現有技術中存在的問題，本發明的目的在于提供執行效率高，測試成本低的基于FPGA的針對帶MIPI端口的CIS芯片量產測試方法。

為了實現上述發明目的，本發明采用的技術方案如下：

一種對CIS芯片的量產測試方法，所述CIS芯片具有移動產業處理器接口MIPI，所述方法基于現場可編程門陣列FPGA模塊進行，包括如下步驟：

步驟1：提供一種對CIS芯片的量產測試系統，包括：測試機，被測CIS芯片，測試載板，其中，測試載板上安裝MIPI橋接芯片和FPGA模塊；被測CIS芯片的MIPI端口的管腳與MIPI橋接芯片的MIPI輸入端口相連，MIPI橋接芯片的其他信號端口與FPGA模塊相連，受FPGA模塊控制；

步驟2：測試機通過與被測CIS芯片直連的數字通道控制CIS芯片采集圖像；

步驟3：CIS芯片采集圖像后通過MIPI端口將圖像數據以高速串行信號的模式輸出到MIPI橋接芯片；

步驟4：MIPI橋接芯片在FPGA模塊控制下讀取所述高速串行信號，轉換成并行的低速數據信號上傳給FPGA模塊；

步驟5：FPGA模塊通過并行數據通道讀取MIPI橋接芯片轉換的并行的低速數據信號，進行技術處理，獲得計算結果；

步驟6：FPGA模塊將計算結果在測試機的控制下進行上傳；

步驟7：測試機讀取結果后進行判斷和程序流程的控制；

步驟8：上述步驟2-7完成之后，測試機發送指令讓被測CIS芯片和FPGA模塊恢復到待機狀態，完成一個測試周期。

優選地，在上述對CIS芯片的量產測試方法中，所述FPGA模塊以輔助外圍電路的模式作為測試載板電路的一部分直接安裝在測試載板上。

優選地，在上述對CIS芯片的量產測試方法中，所述FPGA模塊被預先制作成電路子板，在應用時通過專用的連接器或接頭與測試載板連接。

進一步地，在上述對CIS芯片的量產測試方法中，所述FPGA模塊內部單元包括：中央控制模塊，數據計算模塊DSP，數據緩存模塊RAM，寄存器模塊和時鐘模塊PLL，其中，

中央控制模塊用于與上行測試機以及下行MIPI橋接芯片的通信及數據交流并控制整個FPGA模塊內部系統的協同工作，接受測試機的指令，控制MIPI橋接芯片的工作，控制內部單元對數據進行相應的處理，并將最終計算結果上傳測試機；

DSP用于在中央控制模塊的控制下對存儲在RAM中的原始圖像數據進行計算處理，并返回結果；所有圖像處理所需的算法程序全部預存于RAM內，由中央控制模塊負責選擇具體函數；

RAM用于存儲兩類數據信息：從外部讀取的原始圖像數據，DSP的計算結果及中間數據；RAM的數據以及地址端口通過總線同時和中央控制模塊以及DSP連接，以便中央控制模塊的原始數據寫入和DSP的數據讀取以及結果寫回；