[發(fā)明專利]一種對CIS芯片的量產(chǎn)測試方法有效
| 申請?zhí)枺?/td> | 201310590059.6 | 申請日： | 2013-11-20 |
| 公開（公告）號： | CN103558543A | 公開（公告）日： | 2014-02-05 |
| 發(fā)明（設(shè)計）人： | 關(guān)牮 | 申請（專利權(quán)）人： | 太倉思比科微電子技術(shù)有限公司 |
| 主分類號： | G01R31/28 | 分類號： | G01R31/28 |
| 代理公司： | 北京連和連知識產(chǎn)權(quán)代理有限公司 11278 | 代理人： | 包紅健 |
| 地址： | 215411 江蘇省*** | 國省代碼： | 江蘇;32 |
| 權(quán)利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關(guān)鍵詞： | 一種 cis 芯片 量產(chǎn) 測試 方法 | ||
1.一種對CIS芯片的量產(chǎn)測試方法，其特征在于，所述CIS芯片具有移動通信行業(yè)處理器接口MIPI，所述方法基于現(xiàn)場可編程門陣列FPGA模塊進行，包括如下步驟：
步驟1：提供一種對CIS芯片的量產(chǎn)測試系統(tǒng)，包括：測試機，被測CIS芯片，測試載板，其中，測試載板上安裝MIPI橋接芯片和FPGA模塊；被測CIS芯片的MIPI端口的管腳與MIPI橋接芯片的MIPI輸入端口相連，MIPI橋接芯片的其它信號端口與FPGA模塊相連，受FPGA模塊控制；
步驟2：測試機通過與被測CIS芯片直連的數(shù)字通道控制CIS芯片采集圖像；
步驟3：CIS芯片采集圖像后通過MIPI端口將圖像數(shù)據(jù)以高速串行信號的模式輸出到MIPI橋接芯片；
步驟4：MIPI橋接芯片在FPGA模塊控制下讀取所述高速串行信號，轉(zhuǎn)換成并行的低速數(shù)據(jù)信號上傳給FPGA模塊；
步驟5：FPGA模塊通過并行數(shù)據(jù)通道讀取MIPI橋接芯片轉(zhuǎn)換的并行的低速數(shù)據(jù)信號，進行技術(shù)處理，獲得計算結(jié)果；
步驟6：FPGA模塊將計算結(jié)果在測試機的控制下進行上傳；
步驟7：測試機讀取結(jié)果后進行判斷和程序流程的控制；
步驟8：上述步驟2-7完成之后，測試機發(fā)送指令讓被測CIS芯片和FPGA模塊恢復(fù)到待機狀態(tài)，完成一個測試周期。
2.根據(jù)權(quán)利要求1所述的對CIS芯片的量產(chǎn)測試方法，其特征在于，所述FPGA模塊以輔助外圍電路的模式作為測試載板電路的一部分直接安裝在測試載板上。
3.根據(jù)權(quán)利要求1所述的對CIS芯片的量產(chǎn)測試方法，其特征在于，所述FPGA模塊被預(yù)先制作成電路子板，在應(yīng)用時通過專用的連接器或接頭與測試載板連接。
4.根據(jù)權(quán)利要求2或3所述的對CIS芯片的量產(chǎn)測試方法，其特征在于，所述FPGA模塊內(nèi)部單元包括：中央控制模塊，數(shù)據(jù)計算模塊DSP，數(shù)據(jù)緩存模塊RAM，寄存器模塊和時鐘模塊PLL，其中，
中央控制模塊用于與上行測試機以及下行MIPI橋接芯片的通信及數(shù)據(jù)交流并控制整個FPGA模塊內(nèi)部系統(tǒng)的協(xié)同工作，接受測試機的指令，控制MIPI橋接芯片的工作，控制內(nèi)部單元對數(shù)據(jù)進行相應(yīng)的處理，并將最終計算結(jié)果上傳測試機；
DSP用于在中央控制模塊的控制下對存儲在RAM中的原始圖像數(shù)據(jù)進行計算處理，并返回結(jié)果；所有圖像處理所需的算法程序全部預(yù)存于RAM內(nèi)，由中央控制模塊負責(zé)選擇具體函數(shù)；
RAM用于存儲兩類數(shù)據(jù)信息：從外部讀取的原始圖像數(shù)據(jù)，DSP的計算結(jié)果及中間數(shù)據(jù)；RAM的數(shù)據(jù)以及地址端口通過總線同時和中央控制模塊以及DSP連接，以便中央控制模塊的原始數(shù)據(jù)寫入和DSP的數(shù)據(jù)讀取以及結(jié)果寫回；
寄存器模塊用于保存各類設(shè)置FPGA模塊工作的參數(shù)，以及FPGA模塊在工作中的各種結(jié)果和狀態(tài)信息；測試機通過中央控制模塊可以實現(xiàn)對寄存器的隨機數(shù)據(jù)讀寫操作；
PLL用于提供FPGA模塊內(nèi)部以及外部電路所需的各種參考時鐘，以確保整個系統(tǒng)的時鐘域的一致性；時鐘源分別由測試機或測試載板上的本地晶振提供；由測試機提供的時鐘源確保整個系統(tǒng)和測試機嚴(yán)格共用同一時鐘域；由測試載板上的本地晶振提供的時鐘源確保時鐘域的精度和低噪特性；工作時，PLL模塊根據(jù)具體應(yīng)用的特征和需求，選擇適合的參考時鐘源。
5.根據(jù)權(quán)利要求4所述的對CIS芯片的量產(chǎn)測試方法，其特征在于，被測CIS芯片以及FPGA模塊，MIPI芯片的電源由測試機提供。
6.根據(jù)權(quán)利要求4所述的對CIS芯片的量產(chǎn)測試方法，其特征在于，
測試機通過直連的數(shù)據(jù)通道對被測CIS芯片進行配置，確保CIS芯片正常工作，采集光源信號并將數(shù)字圖像的數(shù)據(jù)通過高速MIPI端口發(fā)送至測試載板。
7.根據(jù)權(quán)利要求4所述的對CIS芯片的量產(chǎn)測試方法，其特征在于，測試機對FPGA模塊系統(tǒng)進行配置，對寄存器進行參數(shù)寫入，設(shè)置FPGA模塊系統(tǒng)的工作方式和工作條件。
該專利技術(shù)資料僅供研究查看技術(shù)是否侵權(quán)等信息，商用須獲得專利權(quán)人授權(quán)。該專利全部權(quán)利屬于太倉思比科微電子技術(shù)有限公司，未經(jīng)太倉思比科微電子技術(shù)有限公司許可，擅自商用是侵權(quán)行為。如果您想購買此專利、獲得商業(yè)授權(quán)和技術(shù)合作，請聯(lián)系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201310590059.6/1.html，轉(zhuǎn)載請聲明來源鉆瓜專利網(wǎng)。
- 一種USB設(shè)備的量產(chǎn)方法及系統(tǒng)
- 一種云量產(chǎn)系統(tǒng)及方法
- 一種量產(chǎn)測試儀及量產(chǎn)老化測試系統(tǒng)
- 基于網(wǎng)頁的網(wǎng)絡(luò)量產(chǎn)方法及裝置
- 基于通用量產(chǎn)系統(tǒng)的量產(chǎn)方法、裝置、系統(tǒng)及存儲介質(zhì)
- 高速量產(chǎn)方法、終端設(shè)備及存儲介質(zhì)
- 固件認證方法及固態(tài)硬盤
- SSD歸一化集成測試方法、裝置、計算機設(shè)備及存儲介質(zhì)
- 一種基于國密芯片的安全可控量產(chǎn)方法
- 一種固態(tài)硬盤批量生產(chǎn)方法、裝置、設(shè)備及介質(zhì)
