[發明專利]金屬插塞的形成方法

在審

• 申請號: 201310582617.4
• 申請日: 2013-11-19
• 公開（公告）號: CN104658961A
• 公開（公告）日: 2015-05-27
• 發明（設計）人: 韓秋華
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 駱蘇華

技術領域

本發明涉及半導體制造領域，尤其是涉及一種金屬插塞的形成方法。

背景技術

隨著集成電路向超大規模集成電路發展，集成電路內部的電路密度越來越大，所包含的元件數量也越來越多，這種發展使得晶圓表面無法提供足夠的面積來制作所需的互連線。

為了滿足元件縮小后的互連線需求，兩層及兩層以上的多層金屬互連線的設計成為超大規模集成電路技術所通常采用的一種方法。目前，不同金屬層或者金屬層與襯墊層的導通可通過金屬插塞實現，金屬插塞的形成包括：在金屬層與金屬層之間或者金屬層與襯墊層之間的介質層形成通孔，在通孔內填入金屬，并進行化學機械平坦化。

然而，現有形成方法形成的金屬插塞會出現表面收縮的情況，而金屬插塞表面收縮引起金屬插塞形成表面凹陷，造成金屬插塞與后續形成的金屬層連接失敗，導致器件失效。

為此，需要一種新的金屬插塞的形成方法，從而防止金屬插塞出現表面凹陷。

發明內容

本發明解決的問題是提供一種金屬插塞的形成方法，以防止金屬插塞出現表面收縮，從而使金屬插塞與后續形成的金屬層有效連接，提高器件可靠性。

為解決上述問題，本發明提供一種金屬插塞的形成方法，包括：

提供半導體襯底；

在所述半導體襯底上形成介質層；

在所述介質層上形成犧牲層；

在所述犧牲層和所述介質層中形成通孔，所述通孔貫穿所述犧牲層和所述介質層；

在所述通孔和所述犧牲層表面形成金屬層，所述金屬層至少填滿所述通孔；

進行化學機械平坦化去除位于所述犧牲層表面的所述金屬層直至形成金屬插塞；

去除所述犧牲層。

可選的，所述犧牲層的材料為多晶硅。

可選的，所述犧牲層的厚度范圍為

可選的，采用化學氣相沉積工藝形成所述犧牲層，所述化學氣相沉積工藝的溫度小于或等于500℃。

可選的，采用濕法刻蝕工藝去除所述犧牲層，所述濕法刻蝕工藝使用的溶液為堿性溶液或者中性溶液。

可選的，所述濕法刻蝕工藝使用的溶液為四甲基氫氧化銨溶液或者氫氧化鉀溶液。

可選的，所述金屬層的材料為鎢。

可選的，所述金屬層的形成步驟包括：

形成具有鎢晶粒的成核層；

通過含硼的氣體以及含鎢的氣體的混合氣體對所述成核層進行表面處理，使所述成核層的所述鎢晶粒變大；

在經過所述表面處理后的所述成核層上形成鎢錠層。

可選的，所述半導體襯底中制作有PMOS晶體管和NMOS晶體管。

可選的，所述化學機械平坦化所采用的研磨液PH值小于7。

與現有技術相比，本發明的技術方案具有以下優點：

本發明的技術方案在形成金屬插塞的過程中，在介質層上形成犧牲層，后續形成通孔時，通孔同時貫穿介質層和犧牲層，后續形成金屬層填充通孔時，金屬層同時填充介質層和犧牲層，因此，雖然后續化學機械平坦化仍然會導致金屬層表面出現凹陷，但是在去除犧牲層之后，金屬層的頂部高于介質層的頂部，即凹陷消失，從而能夠防止金屬插塞與后續的金屬層連接失敗，提高器件的可靠性。

進一步，在化學機械平坦化后，通常金屬插塞出現凹陷的深度范圍為因此，設置犧牲層的厚度大于或者等于從而防止金屬插塞表面收縮到介質層內，即防止犧牲層去除后金屬插塞再次出現凹陷。同時，控制犧牲層的厚度小于或者等于從而方便犧牲層的形成和去除。

附圖說明

圖1是金屬插塞出現表面凹陷的原理示意圖；

圖2至圖5為本發明實施例金屬插塞的形成方法示意圖。

具體實施方式

如圖1所示，半導體襯底100中具有NMOS晶體管區域和PMOS晶體管區域，并且NMOS晶體管區域和PMOS晶體管區域兩者之間沒有絕對的分界，圖1中用虛線（未標注）表示兩者之間的中間位置。半導體襯底100上形成有介質層110。NMOS晶體管區域上方的介質層110中形成有用于NMOS晶體管的金屬插塞120，PMOS晶體管區域上方的介質層110中形成有用于PMOS晶體管的金屬插塞130。