[發明專利]制作非對稱FinFET的方法

有效

• 申請號: 201310567526.3
• 申請日: 2013-11-14
• 公開（公告）號: CN104637817B
• 公開（公告）日: 2018-03-20
• 發明（設計）人: 韓秋華;孟曉瑩
• 申請（專利權）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: H01L21/336
• 分類號: H01L21/336;H01L21/28
• 代理公司: 北京市磐華律師事務所11336
• 代理人: 高偉,付偉佳

技術領域

本發明涉及半導體制造工藝，尤其涉及一種制作非對稱FinFET的方法。

背景技術

半導體器件尺寸的不斷縮小是推動集成電路制造技術改進的主要因素。由于調整柵氧化物層的厚度和源/漏極的結深度的限制，很難將常規的平面MOSFET器件縮小至32nm以下的工藝，因此，已經開發出多柵極場效應晶體管（Multi-Gate MOSFET）。多柵極場效應晶體管是一種將多個柵極并入到單個器件的MOSFET，這意味著，溝道在多個表面上被多個柵極包圍，因此能夠更好地抑制“截止”狀態的漏電流。此外，多柵極場效應晶體管還能增強“導通”狀態下的驅動電流。

典型的多柵極場效應晶體管為鰭形場效應晶體管（FinFET），它使得器件的尺寸更小，性能更高。FinFET包括狹窄而獨立的鰭片，鰭片在半導體襯底的表面延伸，例如，刻蝕到半導體襯底的硅層中。FinFET的溝道形成在該鰭片中，且鰭片之上及兩側帶有柵極。

圖1示意性地示出了包括現有的雙柵極或FinFET的半導體器件100的立體圖。如圖中所描繪，該器件100可包括襯底101以及形成在襯底101上的掩埋絕緣層（Buried Insulating Layer）102。鰭片110形成在掩埋絕緣層102上，且其例如是由形成在掩埋絕緣層102上的硅層經光刻工藝形成的。鰭片110可包括源極和漏極111以及溝道區（未示出）。該溝道區可由柵極120A和120B覆蓋。柵極120A和120B分別形成與鰭片110的相對的側壁上，且柵極120A和120B可分別包括柵極介電層以及柵極材料層。以柵極120A為例，其包括依次形成在鰭片110的側壁上的柵極介電層121A和柵極材料層122A。鰭片110的頂部表面可被蓋帽層（Cap Layer）112覆蓋，該蓋帽層112可由氮化物或類似材料形成。如圖中所示的，可通過形成在蓋帽層112上的電極材料連接柵極120A和120B。

柵極120A為主柵極，柵極120B為輔助柵極，其用于調節主柵極120A的閾值電壓，以便動態地改變FinFET的閾值電壓。漏電流-主柵極電壓曲線（即Id-Vg1曲線）隨著輔助柵極電壓Vg2的增加而平穩地漂移。然而，具有此類結構的4T（4-Terminal）-FinFET相比較于3T-FinFET，S-斜率（S-slope）會出現劣化。

因此，為了解決該問題，本發明提供一種制作非對稱FinFET的方法。

發明內容

在發明內容部分中引入了一系列簡化形式的概念，這將在具體實施方式部分中進一步詳細說明。本發明的發明內容部分并不意味著要試圖限定出所要求保護的技術方案的關鍵特征和必要技術特征，更不意味著試圖確定所要求保護的技術方案的保護范圍。

為了解決現有技術中存在的問題，本發明提出了一種制作非對稱FinFET的方法，包括：a）提供SOI襯底，所述SOI襯底包括半導體襯底、位于所述半導體襯底上的掩埋絕緣層以及位于所述掩埋絕緣層上的半導體材料層；b）在所述半導體材料層中形成露出所述掩埋絕緣層的第一開口；c）在所述第一開口內露出的所述半導體材料層的側壁上形成第一介電層；d）在所述半導體材料層中形成不同于第一開口的第二開口，其中所述第一開口和所述第二開口之間的半導體材料層形成為鰭片；以及e）在所述第二開口內露出的所述半導體材料層的側壁上形成第二介電層，其中所述第二介電層的厚度與所述第一介電層的厚度不同。

優選地，所述b）步驟中形成所述第一開口的方法包括：在所述半導體材料層上形成有圖案化的核心材料層；在所述圖案化的核心材料層的側壁上形成間隙壁；以所述圖案化的核心材料層和所述間隙壁為掩膜對所述半導體材料層進行第一刻蝕，以形成所述第一開口。

優選地，所述圖案化的核心材料層的寬度為10nm到100nm，和/或所述圖案化的核心材料層的厚度為20nm到200nm。

優選地，所述圖案化的核心材料層為氮化物。

優選地，所述d）步驟中形成所述第二開口的方法包括：去除所述圖案化的核心材料層；以所述間隙壁為掩膜對所述半導體材料層進行第二刻蝕，以形成所述第二開口。

優選地，所述第二刻蝕為采用四甲基氫氧化銨溶液進行的濕法刻蝕。

進一步優選地，所述甲基氫氧化銨溶液的質量百分比濃度為2%-20%。

優選地，所述半導體材料層中含有硅，所述第一介電層和所述第二介電層采用現場水汽生成退火和快速熱處理中至少一種形成的。

優選地，所述第一介電層的厚度為10A-100A，和/或所述第二介電層的厚度為5A-50A。