[發明專利]調整DDR線序的方法以及系統

無效

• 申請號: 201310567387.4
• 申請日: 2013-11-13
• 公開（公告）號: CN104636229A
• 公開（公告）日: 2015-05-20
• 發明（設計）人: 瞿力文;陳玉柱
• 申請（專利權）人: 華為技術有限公司
• 主分類號: G06F11/26
• 分類號: G06F11/26
• 代理公司: 北京林達劉知識產權代理事務所(普通合伙) 11277
• 代理人: 劉新宇

1.一種調整雙倍數據率同步動態隨機存取存儲器DDR線序的方法，其特征在于，包括：

獲取與片上系統SoC連接的所述DDR的線序，所述DDR的線序為所述DDR連接至印刷電路板PCB上的引腳對應的信號順序；

根據所述DDR的線序，調整所述SoC的引腳對應的信號順序，以使得所述SoC的引腳與所述DDR的引腳通過所述PCB直連。

2.根據權利要求1所述的方法，其特征在于，在所述DDR通過數據引腳與所述SoC連接的情況下，所述DDR的線序包括DDR物理層輔助校準模塊PACK的數據引腳對應的數據信號順序和DDR物理層的數據引腳對應的采樣信號順序，所述獲取與片上系統SoC連接的所述DDR的線序，包括：

所述PACK根據接收到的所述SoC的處理器發送的數據引腳選擇命令，在所述SoC的寄存器存儲的第一對應關系中，查找所述PACK的數據引腳對應的數據信號順序，所述第一對應關系為所述SoC的處理器在所述寄存器中預先配置的數據引腳選擇命令和數據信號順序的對應關系；

所述DDR物理層根據接收到的所述SoC的處理器發送的數據引腳選擇命令，在所述SoC的寄存器存儲的所述第一對應關系和第二對應關系中，查找所述DDR物理層的數據引腳對應的采樣信號順序，所述第二對應關系為所述SoC的處理器在所述寄存器中預先配置的數據信號和采樣信號的對應關系。

3.根據權利要求2所述的方法，其特征在于，所述根據所述DDR的線序，調整所述SoC的引腳對應的信號順序，包括：

所述PACK按照查找到的數據信號順序，將所述PACK的數據引腳連接至所述DDR物理層的數據引腳；

所述DDR物理層將所述DDR物理層的數據引腳，按照查找到的采樣信號順序選通；

其中，所述DDR物理層的數據引腳直連至所述SoC的封裝接口的數據引腳，所述封裝接口的數據引腳在所述PCB上與所述DDR的數據引腳直連。

4.根據權利要求1所述的方法，其特征在于，在所述DDR通過地址引腳與所述SoC連接的情況下，所述DDR的線序包括DDR物理層輔助校準模塊PACK的地址引腳對應的地址信號順序，所述獲取與片上系統SoC連接的所述DDR的線序，包括：

所述PACK根據接收到的所述SoC的處理器發送的地址引腳選擇命令，在所述SoC的寄存器存儲的第三對應關系中，查找所述PACK的地址引腳對應的地址信號順序，所述第三對應關系為所述SoC的處理器在所述寄存器中預先配置的地址引腳選擇命令和地址信號順序的對應關系。

5.根據權利要求4所述的方法，其特征在于，所述根據所述DDR的線序，調整所述SoC的引腳對應的信號順序，包括：

所述PACK按照查找到的地址信號順序，將所述PACK的地址引腳連接至所述DDR物理層的地址引腳；

其中，所述DDR物理層的地址引腳直連至所述SoC的封裝接口的地址引腳，所述封裝接口的地址引腳在所述PCB上與所述DDR的地址引腳直連。

6.一種調整DDR線序的系統，其特征在于，包括：

片上系統SoC，包括DDR物理層輔助校準模塊PACK、DDR物理層和封裝接口，其中，所述PACK與所述DDR物理層連接，所述DDR物理層與所述封裝接口連接；

所述PACK中設置有第一獲取模塊和信號調整模塊，所述第一獲取模塊用于獲取與片上系統SoC連接的所述DDR的線序，所述DDR的線序為所述DDR連接至印刷電路板PCB上的引腳對應的信號順序；所述信號調整模塊與所述第一獲取模塊連接，用于根據所述DDR的線序，調整所述SoC的引腳對應的信號順序，以使得所述SoC的引腳與所述DDR的引腳通過所述PCB直連。