[發明專利]一種集成肖特基分裂柵型功率MOS器件的制造方法

無效

• 申請號: 201310563620.1
• 申請日: 2013-11-14
• 公開（公告）號: CN103594377A
• 公開（公告）日: 2014-02-19
• 發明（設計）人: 王穎;胡海帆;曹菲;劉云濤
• 申請（專利權）人: 哈爾濱工程大學
• 主分類號: H01L21/336
• 分類號: H01L21/336
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及半導體領域，特別涉及一種集成肖特基分裂柵型功率金屬氧化物半導體(METAL-OXIDE-SEMICONDUCTOR，MOS)器件的制造方法。

背景技術

在20世紀九十年代，功率溝槽金屬氧化物半導體MOS場效應晶體管（Power?Trench?MOSFET）的發展和工業化技術的主要研究方向，主要在最小化低壓功率器件的正向導通電阻（Ron）。今天，功率溝槽MOS器件的結構已經適用于大多數功率金屬氧化物半導體場效應晶體管（METAL-OXIDE-SEMICONDUCTOR?FIELD-EFFECT?TRANSISTOR,MOSFET）的應用中，并且器件的特性不斷地接近硅材料的一維限制。降低表面電場REduced?SURface?Field（RESURF）技術的提出，可以令擊穿電壓為600V的功率溝槽MOS器件超過硅材料的一維限制。接著依據RESURF的工作原理，又出現分裂柵型溝槽（Split-Gate?Trench）MOSFET器件結構，可以在等比例縮小的30V左右的低壓下超過硅材料的一維限制。因此，分裂柵型溝槽MOSFET器件在低、中壓（20～200V）范圍內，擁有較低的正向導通電阻，占有明顯的優勢。

但是，當前的分裂柵型溝槽MOSFET器件的終端結構雖然能夠保證器件的耐壓，但是復雜的結構需要過多的工藝和光刻版來配合，因此必然增加器件的成本并降低器件的工作可靠性。提高集成度和減少光刻次數時最為有效的降低成本的方法。但是集成度高的提升受限于半導體企業的設備能力以及工藝能力而難于實現，或者會對器件的開關特性帶來負面的影響。因此，優化器件結果，優化工藝制造流程，在提高了分裂柵型溝槽MOSFET器件的可靠性的同時，降低了器件的制作成本。

公開號為US20090008709A的美國專利申請《集成分裂柵功率半導體器件晶體管和制造方法》（《Power?Semiconductor?Devices?With?Trenched?Shielded?Split?Gate?Transistor?And?Methods?Of?Manufacture》），公開了一種7塊光刻版的分裂柵型溝槽MOSFET器件及其終端結構，如圖1所示，所用到的7塊光刻版分別是：溝槽層光刻版1，形成終端時的多晶硅和氧化物回刻蝕時隔離的光刻版2，有源區同場氧化層域光刻版3，源電極接觸孔光刻版4，柵電極引出孔光刻版5，金屬層光刻版6，表面鈍化、光刻壓焊點7。具體如圖1所示。其特點是終端同源電極接觸。但是器件的柵電極引出孔在器件內部有源區內，會占用元胞有源區面積，從而降低晶圓的利用率。

公開號為US7713822B2的美國專利《集成肖特基二極管的高密度溝槽場效應晶體管的制造方法》（《Method?of?Forming?high?density?trench?FET?with?Integrated?Schottky?Diode》），公開了一種5塊光刻版的深溝槽MOSFET器件及其終端結構，如圖2所示，所用到的5塊光刻版分別是：深溝槽刻蝕的光刻版1，N+源阻擋層光刻版2，源電極接觸孔光刻版3，金屬層光刻版4，表面鈍化、光刻壓焊點5。具體如圖2所示。其特點為：該分裂柵溝槽功率MOS器件在元胞內部集成肖特基二極管，且所需光刻版較少。但是該專利給出的工藝步驟較為復雜，且很多工藝難以精確控制，比如溝道濃度分布及源電極孔刻蝕等工藝。為了預留出肖特基接觸面積在源電極中所占比例，兩個溝槽的間距不能做的很小，這樣會顯示器件的優化設計。并且該專利并沒有給出器件的終端結構，因此實際工藝制造可能還需要另外掩膜版。

上述2個專利的工藝過程中存在的一些缺點：專利一US20090008709A中，用分裂柵電極作為終端結構，在制造過程中，需要額外掩膜版，將分裂柵電極覆蓋，經過有源區中溝槽結構的回刻蝕、氧化、淀積等工藝后，再進行平坦化，增加了工藝的復雜度。專利二US7713822B2中通過第二次N型離子注入，和源電極接觸孔刻蝕來實現元胞內的肖特基和歐姆接觸，如此在工藝上很難控制，而且如果N型離子注入控制不好，很容易增大器件的泄漏電流，從而弱化器件性能。

發明內容

本發明提出了一種集成肖特基分裂柵型功率MOS器件的制造方法，用于解決現有技術中制作工藝復雜的問題。

一方面，提供了一種集成肖特基分裂柵型功率金屬氧化物半導體MOS器件的制造方法，包括：

使用第一掩膜版對硅片進行溝槽刻蝕；

使用第二掩膜版對所述硅片進行P-離子注入和P+離子注入，其中，所述第二掩膜版進行P-離子注入時掩蓋住的區域下方為肖特基接觸區域；