[發明專利]一種半導體電容器的制造方法

有效

• 申請號: 201310557608.X
• 申請日: 2013-11-08
• 公開（公告）號: CN103606513A
• 公開（公告）日: 2014-02-26
• 發明（設計）人: 張翠
• 申請（專利權）人: 溧陽市江大技術轉移中心有限公司
• 主分類號: H01L21/02
• 分類號: H01L21/02
• 代理公司: 南京天翼專利代理有限責任公司 32112
• 代理人: 黃明哲

技術領域

本發明屬于半導體集成電路領域的制造領域，特別涉及一種半導體電容器的制造方法。

背景技術

隨著半導體技術的發展，集成電路器件結構越來越復雜。電容器是集成電路芯片中的重要器件。現有技術中，集成電路芯片中的電容器通常為金屬-絕緣體-金屬結構。這種電容器結構簡單，易于集成，因此在集成電路中應用廣泛。但是現有技術中的這種電容器結構一般采用單電介質層結構，也就是在兩塊金屬極板之間形成單層絕緣電介質層以組成電容器。絕緣層一般由單層氧化硅或者氮化硅來構成，這種電容器雖然結構簡單，但其最大的缺陷是電容值不穩定。這是因為絕緣層會產生界面態以及靜電荷等多種狀態的改變，從而導致電容值隨電壓變化，因此會影響到電路的正常工作。

而且，目前形成氧化硅、氮化硅絕緣層的方法通常采用全流程熱氧化工藝，這種工藝不僅具有低密度結構，而且制造過程緩慢，不利于提高產能。

發明內容

有鑒于此，本發明針對現有技術的問題，提出了一種半導體電容器的制造方法。通過本發明的方法可以制得致密的氧化硅絕緣層，從而降低低缺陷的密度，克服電容值不穩定的問題，而且制造過程快速簡便，從而有利于產能的提高。

本發明提出的半導體電容器的制造方法包括如下步驟：提供襯底，在襯底上形成金屬層-氧化硅層-氮化硅層-氧化硅層-金屬層（MONOM）的堆棧結構，以形成半導體電容器；

其中，金屬層-氧化硅層-氮化硅層-氧化硅層-金屬層堆棧結構通過如下方法來形成：

（1）在襯底上濺射第一金屬電極層；

（2）在第一金屬電極層上淀積第一氧化硅層；

（3）在干氧環境中，通過熱氧化工藝在第一氧化硅層上形成第一致密氧化硅層；

（4）在第一致密氧化硅層上淀積形成氮化硅層；

（5）在干氧環境中，通過熱氧化工藝在氮化硅層上熱氧化形成第二致密氧化硅層；

（6）在第二致密氧化硅層上淀積形成第二氧化硅層；

（7）在第二氧化硅層上濺射形成第二金屬電極層；

（8）采用刻蝕工藝，形成第一凹槽和第二凹槽，所述第一凹槽穿透第一氧化硅層、第一致密氧化硅層、氮化硅層、第二致密氧化硅層、第二氧化硅層和第二金屬電極層；所述第二凹槽僅穿入第二金屬電極層的一部分；

（9）在第一凹槽中淀積絕緣材料；然后對絕緣材料進行垂直刻蝕直至穿入第一金屬電極層的一部分，從而在第一凹槽的垂直側邊形成第一引出電極隔離層；

（10）在第一凹槽和第二凹槽中濺射金屬材料以形成第一引出電極和第二引出電極；

其中，第一金屬電極層、第二金屬電極層、第一引出電極以及第二引出電極采用相同的金屬材料形成，例如鋁或銅；第一引出電極隔離可采用各種絕緣材料形成，例如氧化硅、氮化硅等材料；

其中，步驟（2）和步驟（6）中淀積形成第一氧化硅層和第二氧化硅層是通過低壓化學氣相淀積（LPCVD）或等離子體增強化學氣相淀積工藝來完成的；

其中，第一氧化硅層、第一致密氧化硅層、第二致密氧化硅層和第二氧化硅層的總厚度與氮化硅層的厚度之比介于0.38至0.42之間，這可以保證電容器的電容值變化最小，也即電容值的穩定性最佳。

例如，第一氧化硅層的厚度為25-30nm，第一致密氧化硅層的厚度為5-10nm，氮化硅層的厚度為20-30nm；第二致密氧化硅層的厚度為5-10nm，第二氧化硅層的厚度為20-25nm。

其中，步驟（3）和步驟（5）的熱氧化溫度分別為：900-910攝氏度以及890-900攝氏度；

其中，第一金屬電極層和第二金屬電極層的厚度可以相同，也可以不同。第一金屬電極層的厚度為80-100nm，第二金屬電極層的厚度為90-120nm。

對于第一引出電極，其穿入第一金屬電極層的一部分形成，穿入深度為第一金屬電極層厚度的1/3至1/2；第二引出電極同樣穿入第二金屬電極層的一部分形成，穿入深度為第二金屬電極層厚度的1/2至2/3。

附圖說明

圖1-3是本發明提出的半導體電容器的制造方法的流程示意圖。

具體實施方式

實施例1

以下參考圖1-3詳細說明本發明提出的半導體電容器的制造過程。需要說明的是，附圖中所示的各個結構均未按比例繪制。

提供襯底1，在襯底上形成金屬層-氧化硅層-氮化硅層-氧化硅層-金屬層（MONOM）的堆棧結構，以形成半導體電容器；

其中，金屬層-氧化硅層-氮化硅層-氧化硅層-金屬層堆棧結構通過如下方法來形成：