[發明專利]硅通孔工藝方法

在審

• 申請號: 201310557105.2
• 申請日: 2013-11-11
• 公開（公告）號: CN104637861A
• 公開（公告）日: 2015-05-20
• 發明（設計）人: 潘嘉;陳曦;周正良
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L21/768
• 分類號: H01L21/768
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及半導體制造領域，特別是指一種與有源器件工藝相集成的硅通孔工藝方法。

背景技術

隨著半導體制造技術的飛速發展，半導體器件為了達到更快的運算速度、更大的資料存儲量以及更多的功能，半導體芯片向更高集成度方向發展。而半導體芯片的集成度越高，半導體器件的特征尺寸(CD:Critical?Dimension)越小。

硅通孔(TSV：through?silicon?via)工藝是一種新興的集成電路制作工藝，它可將制作在硅片上表面的電路通過硅通孔中填充的金屬連接至硅片背面，結合三維封裝工藝，使得IC布局從傳統二維并排排列發展到更先進的三維堆疊，這樣元件封裝更為緊湊，芯片引線距離更短，從而可以極大地提高電路的頻率特性和功率特性。現有的硅通孔工藝，包括：利用等離子刻蝕在晶圓表面刻蝕通孔；采用化學氣相沉積方法在通孔表面形成絕緣層；金屬化硅通孔，采取銅電鍍方法填充通孔，并采用CMP移除多余的銅電鍍層；進行晶圓背面磨削，暴露出銅導體層，完成硅通孔結構。

上述工藝使得TSV與器件的集成具有較大的難度：硅通孔在硅片內的比例太大時，硅片應力較大，容易翹曲變形，影響后續工藝步驟；較難控制硅通孔在硅片背面的暴露長度。

發明內容

本發明所要解決的技術問題是提供一種硅通孔工藝方法，是與有源器件工藝相集成，包含如下的步驟：

步驟一，硅片上完成有源器件的制作之后，在硅片上淀積一層金屬前介質層，該介質層厚度取決于有源器件和無源器件的高度；

步驟二，利用光刻定義出硅通孔區域，依次刻蝕所述硅通孔區域的金屬前介質層和硅片，形成深溝槽或孔；

步驟三，整個硅片表面形成氧化層，深溝槽或孔的側壁和底部同步形成氧化層；

步驟四，淀積一層鈦和氮化鈦；所述鈦和氮化鈦同時也淀積到所述深溝槽或孔外部的表面區域；

步驟五，在所述鈦和氮化鈦上淀積第一層鎢，所述第一層鎢不將深溝槽或孔填滿；

步驟六，對所述第一層鎢進行回刻；

步驟七，在形成有所述第一層鎢的深溝槽或孔側壁和底部中淀積第二層鎢，所述第二層鎢將所述深溝槽或孔填滿或不填滿；所述第二層鎢同時也淀積到所述深溝槽或孔外部的表面區域；

步驟八，對由所述第一層鎢和所述第二層鎢組成的鎢層進行回刻或化學機械研磨；

步驟九，接觸孔刻蝕及正面金屬互連完成之后，對所述硅片的背面進行減薄，從所述深溝槽或孔的底部將填充于所述深溝槽或孔中的所述鈦和氮化鈦、所述第一層鎢和第二層鎢露出；

步驟十，硅片的背面進行金屬淀積并制作背面金屬圖形，與溝槽或孔中的金屬鎢形成電性連接。

進一步地，步驟一中，淀積的金屬前介質層將硅片上有源器件和無源器件完全覆蓋住。

進一步地，步驟八中,回刻或化學機械研磨至襯底表面的鈦和氮化鈦層露出。

本發明所述的硅通孔工藝方法，能夠在不改變傳統工藝方法和流程的基礎上實現與有源器件工藝的集成，降低了產品內部互連的電阻和電感，提高了RF產品的性能。

附圖說明

圖1～10是本發明硅通孔工藝方法的步驟圖；

圖11是本發明硅通孔工藝方法的工藝流程圖。

附圖標記說明

1是硅襯底，2是金屬前介質層，3是深溝槽或孔，4是氧化層，5是鈦和氮化鈦，6是金屬鎢（6A是第一層金屬鎢，6B是第二層金屬鎢），7是金屬互連線，8是介質層，9是背面金屬。

具體實施方式

本發明所述的一種硅通孔工藝方法，是與有源器件工藝相集成，包含如下的步驟：

步驟一，如圖1所示，硅片上完成有源器件的制作之后，在硅片上淀積一層金屬前介質層，該介質層厚度取決于有源器件和無源器件的高度。

步驟二，如圖2所示，利用光刻定義出硅通孔區域，依次刻蝕所述硅通孔區域的金屬前介質層和硅片，形成深溝槽或孔。

步驟三，如圖3所示，整個硅片表面形成氧化層，深溝槽或孔的側壁和底部同步形成氧化層。

步驟四，如圖4所示，淀積一層鈦和氮化鈦；所述鈦和氮化鈦同時也淀積到所述深溝槽或孔外部的表面區域。

步驟五，如圖5所示，在所述鈦和氮化鈦上淀積第一層鎢，所述第一層鎢不將深溝槽或孔填滿。

步驟六，如圖6所示，對所述第一層鎢進行回刻。

步驟七，如圖7所示，在形成有所述第一層鎢的深溝槽或孔側壁和底部中淀積第二層鎢，所述第二層鎢將所述深溝槽或孔填滿；所述第二層鎢同時也淀積到所述深溝槽或孔外部的表面區域。