[發明專利]用于n襯底高側開關的反向極性保護

有效

• 申請號: 201310553257.5
• 申請日: 2013-09-27
• 公開（公告）號: CN103715193A
• 公開（公告）日: 2014-04-09
• 發明（設計）人: B·奧爾;P·德爾克羅切;M·拉杜爾納;L·彼得魯齊
• 申請（專利權）人: 英飛凌科技股份有限公司
• 主分類號: H01L27/04
• 分類號: H01L27/04
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 王岳;馬永利

1.一種半導體器件，包括：

半導體芯片，包括襯底；

第一電源端，電耦合到襯底以向所述襯底提供第一電源電位和負載電流；

第二電源端，能操作地被提供第二電源電位；

第一垂直晶體管，集成在所述半導體芯片中并且電耦合在所述電源端和輸出端之間，所述第一垂直晶體管被配置為根據提供給所述第一垂直晶體管的柵電極的控制信號向所述輸出端提供負載電流的電流路徑；

控制電路，集成在所述半導體芯片中并且耦合到所述第一垂直晶體管并且被配置為生成所述控制信號來接通和關斷所述第一垂直晶體管，所述控制電路包括反向極性保護電路，所述反向極性保護電路包括：

第一MOS晶體管，與第一二極管串聯耦合，所述MOS晶體管和所述二極管耦合在第一和第二電源端之間；和

第一開關電路，耦合到所述第一MOS晶體管并且電連接在第一和第二電源端之間，所述第一開關電路被配置為當所述第二電源電位超過所述第一電源電位達多于給定的閾值時激活所述MOS晶體管。

2.如權利要求1所述的半導體器件，其中所述第一垂直晶體管是n溝道高側晶體管并且襯底為n摻雜襯底。

3.如權利要求1所述的半導體器件，其中所述控制電路包括：

柵極驅動器輸出級，包括n溝道MOS晶體管，所述n溝道MOS晶體管耦合在所述第一垂直晶體管的柵電極和經由電阻器電連接到所述輸出端的第一電路節點之間；以及

其中，所述反向極性保護電路還包括：

第二垂直晶體管，集成在所述半導體芯片中并且電耦合在所述第一電源端和所述第一電路節點之間，所述第二垂直晶體管被配置為當被激活時在所述第一電源端和所述第一電路節點之間建立電流路徑；

第二MOS晶體管，與第二二極管串聯耦合，所述第二MOS晶體管和所述第二二極管耦合在第一和第二電源端之間；和

第二開關電路，耦合到所述第二MOS晶體管，并且電連接在第一和第二電源端之間，所述第二開關電路被配置為當所述第二電源電位超過所述第一電源電位達多于所述給定的閾值時激活所述第二MOS晶體管。

4.如權利要求3所述的半導體器件，其中所述第一二極管被耦合到所述第一垂直晶體管的柵電極，并且其中所述第二二極管被耦合到所述第二垂直晶體管的柵電極。

5.如權利要求3所述的半導體器件，其中包括在驅動器輸出級中的所述n溝道MOS晶體管被集成在布置在所述襯底中的p摻雜阱中，所述襯底是n摻雜的。

6.如權利要求3所述的半導體器件，

其中所述第一垂直晶體管是n溝道高側晶體管，且所述襯底是由多個晶體管單元組成的n摻雜襯底，以及

其中所述第二垂直晶體管是由一個或多個晶體管單元組成的n溝道晶體管，所述第二垂直晶體管具有比所述第一垂直晶體管少的晶體管單元。

7.如權利要求6所述的半導體器件，

其中所述襯底是包括n摻雜阱的n摻雜硅襯底，所述n摻雜阱從所述襯底的頂表面延伸到所述襯底中并且被p摻雜隔離區包圍使得所述p摻雜隔離區和所述n摻雜襯底形成將所述n摻雜阱與所述襯底隔離的結隔離；以及

其中所述第一MOS晶體管和/或所述第二MOS晶體管是集成在所述n摻雜阱中的p溝道MOS晶體管。

8.如權利要求6所述的半導體器件，

其中所述驅動器輸出級還包括p溝道MOS晶體管，所述p溝道MOS晶體管與所述n溝道MOS晶體管串聯耦合因此形成CMOS半橋；

其中所述p溝道MOS晶體管耦合在所述第一垂直晶體管的柵電極和懸浮電源端之間；

其中包括在所述驅動器輸出級中的所述p溝道MOS晶體管集成在布置在所述襯底中的n摻雜阱中；以及

其中所述n摻雜阱通過形成結隔離的p摻雜隔離區而與所述襯底隔離。

9.如權利要求8所述的半導體器件，還包括：電路，耦合所述第一電源端和所述第二電源端之間，并且被配置為向所述p摻雜隔離區提供電位，不管所述第一電源電位是高于所述第二電源電位還是反之，所述電位至少約等于接地電位。