[發(fā)明專利]SRAM存儲單元陣列、SRAM存儲器及其控制方法

在審

• 申請?zhí)枺?/td>: 201310552338.3
• 申請日: 2013-11-07
• 公開（公告）號: CN104637528A
• 公開（公告）日: 2015-05-20
• 發(fā)明（設(shè)計(jì)）人: 陳金明
• 申請（專利權(quán)）人: 中芯國際集成電路制造（上海）有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 北京市磐華律師事務(wù)所 11336
• 代理人: 董巍;付偉佳

技術(shù)領(lǐng)域

本發(fā)明涉及集成電路技術(shù)領(lǐng)域，尤其涉及一種SRAM存儲單元陣列、具有該SRAM存儲單元陣列的SRAM存儲器及該SRAM存儲器的控制方法。

背景技術(shù)

隨著數(shù)字集成電路的不斷發(fā)展，片上集成的存儲器已經(jīng)成為數(shù)字系統(tǒng)中重要的組成部分。SRAM（Static?Random?Access?Memory，靜態(tài)隨機(jī)存取存儲器）以其低功耗、高速的優(yōu)點(diǎn)成為片上存儲器中不可或缺的重要組成部分。SRAM只要為其供電即可保存數(shù)據(jù)，無需不斷對其進(jìn)行刷新。

SRAM整體結(jié)構(gòu)可以劃分為存儲單元陣列和外圍電路兩部分。在SRAM中，存儲單元是最基本、最重要的組成部分。陣列內(nèi)包含的存儲單元的數(shù)量和存儲單元的穩(wěn)定性是影響SRAM性能的兩個(gè)重要因素。存儲單元的數(shù)量越多，存儲能力越高，SRAM芯片的尺寸越大。

但是SRAM芯片的尺寸增大與消費(fèi)者對于便攜的要求相違背。目前SRAM的主流單元為6T，如圖1所示。該6T?SRAM單元100包括兩個(gè)相同且交叉耦合的反相器110、120。位線（BL）對130、140通過兩個(gè)傳輸晶體管（PG）150、160連接至存儲節(jié)點(diǎn)Q1、Q2。在6T?SRAM中，數(shù)據(jù)存儲節(jié)點(diǎn)Q1、Q2通過傳輸晶體管150和160直接連接到位線對上。在讀的過程中，由于傳輸晶體管與下拉晶體管之間的分壓作用會(huì)使存儲節(jié)點(diǎn)的數(shù)據(jù)受到干擾，此外，存儲節(jié)點(diǎn)的數(shù)據(jù)也很容易受到外部噪聲的影響從而可能導(dǎo)致邏輯錯(cuò)誤，影響存儲單元的穩(wěn)定性。

現(xiàn)有的8T?SRAM存儲單元200（如圖2所示）包括兩個(gè)相同且交叉耦合的反相器210、220。位線（BL）對230、240通過兩個(gè)傳輸晶體管（PG）250、260連接至存儲節(jié)點(diǎn)Q3、讀位線（RBL）270通過讀傳輸晶體管（RPG）280和讀晶體管（RPD）290連接至存儲節(jié)點(diǎn)Q4。8T結(jié)構(gòu)的SRAM存儲單元200盡管提高了穩(wěn)定性，但晶體管的數(shù)量增加，存儲單元陣列的尺寸也相應(yīng)增加，不利于集成電路集成度的提高和芯片尺寸的小型化。

因此，有必要提出一種SRAM存儲單元陣列、具有該SRAM存儲單元陣列的SRAM存儲器及該SRAM存儲器的控制方法，以解決現(xiàn)有技術(shù)中存在的問題。

發(fā)明內(nèi)容

為了解決現(xiàn)有技術(shù)中存在的問題，本發(fā)明提供一種SRAM存儲單元陣列。該SRAM存儲單元陣列包括：多個(gè)沿行方向排列的字線對，所述字線對包括寫字線和讀字線；沿列方向排列的位線對，所述位線對包括第一位線和第二位線；位于所述字線對和所述位線對之間的多個(gè)存儲單元，每個(gè)所述存儲單元分別連接至對應(yīng)的所述字線對和所述位線對，所述存儲單元包括讀出端；以及讀單元，所述讀單元包括一個(gè)讀晶體管和一條讀位線，所述讀位線通過所述讀晶體管連接至多個(gè)所述存儲單元的所述讀出端。

優(yōu)選地，所述SRAM存儲單元陣列還包括互連線，所述存儲單元的讀出端連接至所述互連線，以通過所述互連線連接至所述讀晶體管。

優(yōu)選地，所述讀晶體管的柵極連接至所述存儲單元的所述讀出端；所述讀晶體管的漏極連接至所述讀位線；所述讀晶體管的源極接地。

優(yōu)選地，所述讀晶體管為NMOS晶體管。

優(yōu)選地，所述存儲單元包括：第一反相器和第二反相器，所述第一反相器和所述第二反相器連接在第一節(jié)點(diǎn)與第二節(jié)點(diǎn)之間，其中所述第一反相器的輸入端與所述第二反相器的輸出端連接至所述第一節(jié)點(diǎn)，所述第一反相器的輸出端與所述第二反相器的輸入端連接至所述第二節(jié)點(diǎn)；第一寫傳輸晶體管和第二寫傳輸晶體管，所述第一寫傳輸晶體管和所述第二寫傳輸晶體管的源極分別與所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)連接，漏極分別與所述第一位線和所述第二位線連接，柵極分別與對應(yīng)的寫字線連接；以及讀傳輸晶體管，所述讀傳輸晶體管的源極與所述第一節(jié)點(diǎn)和所述第二節(jié)點(diǎn)中的一個(gè)連接，漏極與所述讀晶體管連接，柵極與所述讀字線連接。

優(yōu)選地，所述第一反相器包括第一上拉PMOS晶體管和第一下拉NMOS晶體管，所述第二反相器包括第二上拉PMOS晶體管和第二下拉NMOS晶體管，其中所述第一上拉PMOS晶體管和所述第二上拉PMOS晶體管的源極與供電電壓連接，且所述第一下拉NMOS晶體管和所述第二下拉NMOS晶體管的源極接地；所述第一上拉PMOS晶體管和所述第一下拉NMOS晶體管的漏極連接至所述第一節(jié)點(diǎn)，所述第二上拉PMOS晶體管和所述第二下拉NMOS晶體管的漏極連接至所述第二節(jié)點(diǎn)；所述第一上拉PMOS晶體管和所述第一下拉NMOS晶體管的柵極連接至所述第二節(jié)點(diǎn)，且所述第二上拉PMOS晶體管和所述第二下拉NMOS晶體管的柵極連接至所述第一節(jié)點(diǎn)。