[發(fā)明專利]用于先進(jìn)的SRAM設(shè)計(jì)以避免半選問題的新型3D結(jié)構(gòu)

有效

• 申請?zhí)枺?/td>: 201310547975.1
• 申請日: 2013-11-06
• 公開（公告）號: CN104425006B
• 公開（公告）日: 2017-09-12
• 發(fā)明（設(shè)計(jì)）人: 陳建源;黃健羽;謝豪泰
• 申請（專利權(quán)）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 北京德恒律治知識產(chǎn)權(quán)代理有限公司11409
• 代理人: 章社杲,孫征

技術(shù)領(lǐng)域

本專利文件中描述的技術(shù)總體涉及SRAM器件，更具體地，涉及一種具有多個半導(dǎo)體器件層的SRAM器件結(jié)構(gòu)，這可避免SRAM存儲單元的半選問題。

背景技術(shù)

靜態(tài)隨機(jī)存取存儲器(SRAM)通常用于電子器件。SRAM單元具有無需刷新就能保持?jǐn)?shù)據(jù)的優(yōu)勢特征。SRAM單元可包括不同個數(shù)的晶體管，因此，通常由晶體管的個數(shù)來表示，例如，六晶體管（6T）SRAM、八晶體管（8T）SRAM等。晶體管通常形成數(shù)據(jù)鎖存器，用以存儲數(shù)據(jù)位。可增加附加的晶體管，以控制對晶體管的訪問。通常，將SRAM單元布置成具有行和列的陣列。通常，SRAM單元的每一行都連接至字線，其確定是否選擇了當(dāng)前的SRAM單元。SRAM單元的每一列都連接至位線（或一對位線），其用于將數(shù)據(jù)位存儲到選擇的SRAM單元中或從選擇的SRAM單元中讀取存儲的數(shù)據(jù)位。

發(fā)明內(nèi)容

根據(jù)本發(fā)明所描述的內(nèi)容，提供了具有多個半導(dǎo)體器件層的新型SRAM器件。在一個實(shí)例中，提供了一種靜態(tài)隨機(jī)存取存儲器（SRAM）件，其包括：多個存儲器陣列層，其中的一層垂直地設(shè)置在另一層的上方；設(shè)置在每個存儲器陣列層上的層譯碼器電路；設(shè)置在每個存儲器陣列層上的字線驅(qū)動器電路；以及多個互補(bǔ)位線對，其中，每個互補(bǔ)位線對都垂直地延伸以連接每個存儲器陣列層中的存儲單元。每個存儲器陣列層都包括設(shè)置在其上的多個存儲單元和字線。每根字線都連接至其所在的存儲器陣列層上的多個存儲單元。層中的存儲單元的個數(shù)與預(yù)定的存儲頁面的大小相對應(yīng)。每個層譯碼器電路都被配置為對SRAM地址的一部分進(jìn)行譯碼，以選擇存儲單元所在的存儲器陣列層，如果SRAM地址與層譯碼器電路所在的存儲器陣列層上的存儲單元相對應(yīng)。每個字線驅(qū)動器電路都被配置為驅(qū)動其所在的存儲器陣列層上的字線。

在另一個實(shí)例中，提供了靜態(tài)隨機(jī)存取存儲器（SRAM）件，其包括：多個存儲器陣列層，其中的一層垂直地設(shè)置在另一層的上方；位于每個存儲器陣列層上的層譯碼器電路；字線驅(qū)動器，被配置為驅(qū)動設(shè)置在選擇的存儲器陣列層上的字線；以及多個互補(bǔ)位線對，其中，每個互補(bǔ)位線對都垂直地延伸以連接至每個存儲器陣列層中的存儲單元。每個存儲器陣列層都包括設(shè)置在其上的多個存儲單元和字線。每根字線都連接至其所在的存儲器陣列層上的多個存儲單元，其中，層中的存儲單元的個數(shù)與預(yù)定的存儲頁面的大小相對應(yīng)。每個層譯碼器電路都被配置成對SRAM地址的一部分進(jìn)行譯碼，以選擇存儲單元所在的存儲器陣列層，如果SRAM地址與層譯碼器電路所在的存儲器陣列層上的存儲單元相對應(yīng)。SRAM器件被配置為只激活連接至由SRAM地址所選擇的那些存儲單元的字線，使得讀取操作或?qū)懭氩僮鞑粫?dǎo)致未選擇的存儲單元消耗不必要的功率。

在另一個實(shí)例中，提供了一種SRAM中的方法，包括提供其中的一層垂直地設(shè)置在另一層的上方的多個存儲器陣列層。每個存儲器陣列層都包括多個存儲單元。每個存儲器陣列層還包括層譯碼器。層譯碼器被配置成對SRAM地址的一部分進(jìn)行譯碼，以確定被SRAM地址所尋址到的存儲單元所在的存儲器陣列層。該方法還包括提供每個存儲器陣列層上字線，其中，每根字線都連接至其所在的存儲器陣列層中的每個存儲單元。該方法還包括提供多個互補(bǔ)位線對，每個互補(bǔ)位線對都垂直地延伸，以連接至每個存儲器陣列層中的存儲單元。此外，字線所連接的存儲單元的個數(shù)等于器件中輸入/輸出數(shù)據(jù)線的個數(shù)。

根據(jù)本發(fā)明的一個方面，提供了一種靜態(tài)隨機(jī)存取存儲（SRAM）器件，包括：多個存儲器陣列層，多個存儲器陣列層中的一層垂直地設(shè)置在另一層的上方，每個存儲器陣列層都包括設(shè)置在其上的多個存儲單元和字線，每根字線都連接至其所在的存儲器陣列層上的多個存儲單元，層中存儲單元的個數(shù)與預(yù)定的存儲頁面的大小相對應(yīng)；層譯碼器電路，設(shè)置在每個存儲器陣列層上，每個層譯碼器電路都被配置為如果SRAM地址與其所在的存儲器陣列層上的存儲單元相對應(yīng)，則對SRAM地址的一部分進(jìn)行譯碼以選擇存儲單元所在的存儲器陣列層；字線驅(qū)動器電路，設(shè)置在每個存儲器陣列層上，每個字線驅(qū)動器電路都被配置為驅(qū)動它所在的存儲器陣列層上的字線；以及多個互補(bǔ)位線對，每個互補(bǔ)位線對都垂直地延伸，以連接每個存儲器陣列層中的存儲單元。

優(yōu)選地，每個存儲器陣列層上的層譯碼器電路用于：如果SRAM地址與層譯碼器電路所在的存儲器陣列層上的存儲單元不對應(yīng)，則向其所在的層中的每個存儲單元發(fā)送數(shù)據(jù)保持信號。

優(yōu)選地，每個存儲單元都包括用于當(dāng)存儲單元接收到數(shù)據(jù)保持信號時將存儲單元置于數(shù)據(jù)保持模式的電路。