[發明專利]用于先進的SRAM設計以避免半選問題的新型3D結構

有效

• 申請號: 201310547975.1
• 申請日: 2013-11-06
• 公開（公告）號: CN104425006B
• 公開（公告）日: 2017-09-12
• 發明（設計）人: 陳建源;黃健羽;謝豪泰
• 申請（專利權）人: 臺灣積體電路制造股份有限公司
• 主分類號: G11C11/413
• 分類號: G11C11/413
• 代理公司: 北京德恒律治知識產權代理有限公司11409
• 代理人: 章社杲,孫征

1.一種靜態隨機存取存儲SRAM器件，包括：

多個存儲器陣列層，所述多個存儲器陣列層中的一層垂直地設置在另一層的上方，每個存儲器陣列層都包括設置在其上的多個存儲單元和字線，每根字線都連接至其所在的存儲器陣列層上的所述多個存儲單元，層中存儲單元的個數與預定的存儲頁面的大小相對應；

層譯碼器電路，設置在每個存儲器陣列層上，每個層譯碼器電路都被配置為如果SRAM地址與其所在的存儲器陣列層上的存儲單元相對應，則對所述SRAM地址的一部分進行譯碼以選擇所述存儲單元所在的存儲器陣列層；

字線驅動器電路，設置在每個存儲器陣列層上，每個字線驅動器電路都被配置為驅動它所在的存儲器陣列層上的所述字線；以及

多個互補位線對，每個互補位線對都垂直地延伸，以連接每個存儲器陣列層中的存儲單元。

2.根據權利要求1所述的SRAM器件，其中，每個存儲器陣列層上的所述層譯碼器電路用于：如果所述SRAM地址與所述層譯碼器電路所在的存儲器陣列層上的存儲單元不對應，則向其所在的層中的每個存儲單元發送數據保持信號。

3.根據權利要求2所述的SRAM器件，其中，每個存儲單元都包括用于當所述存儲單元接收到數據保持信號時將所述存儲單元置于數據保持模式的電路。

4.根據權利要求3所述的SRAM器件，其中，將所述存儲單元置于數據保持模式的所述電路包括連接在電源和所述存儲單元中的交叉耦合的PMOS晶體管之間的二極管箝位的MOSFET晶體管。

5.根據權利要求1所述的SRAM器件，還包括：設置在所述存儲器陣列層上方或下方的半導體層中的輸入/輸出(I/O)電路。

6.根據權利要求5所述的SRAM器件，其中，所述輸入/輸出電路設置在位于所述存儲器陣列層上方或下方的多個半導體層中。

7.根據權利要求1所述的SRAM器件，其中，所述存儲器陣列層在第一方向上具有多個單元且在第二方向上具有多個單元，并且所述第一方向上的單元數乘以所述第二方向上的單元數與所述SRAM器件中的輸入/輸出數據線的個數相對應。

8.根據權利要求1所述的SRAM器件，其中，所述存儲器陣列層的個數等于所述SRAM器件的存儲頁面的個數。

9.根據權利要求1所述的SRAM器件，其中，由所述層譯碼器選擇存儲單元允許所述SRAM器件執行頁面讀取操作或頁面寫入操作。

10.一種靜態隨機存取存儲SRAM器件，包括：

多個存儲器陣列層，所述多個存儲器陣列層中的一層垂直地設置在另一層的上方，每個存儲器陣列層都包括設置在其上的多個存儲單元和字線，每根字線都連接至其所在的存儲陣列層上的所述多個存儲單元，層中的存儲單元的個數與預定的存儲頁面的大小相對應；

層譯碼器電路，設置在每個存儲器陣列層上，每個層譯碼器電路都被配置為如果SRAM地址與其所在的存儲器陣列層上的存儲單元相對應，則對所述SRAM地址的一部分進行譯碼，以選擇所述存儲單元所在的存儲器陣列層；

字線驅動器，被配置為驅動設置在所選擇的存儲器陣列層上的所述字線；以及

多個互補位線對，每個互補位線對都垂直地延伸，以連接至每個存儲器陣列層中的存儲單元；

其中，所述SRAM器件被配置為只激活連接至被所述SRAM地址選擇的那些存儲單元的字線，使得讀取操作或寫入操作不會導致未選擇的存儲單元消耗不必要的功率。

11.根據權利要求10所述的SRAM器件，其中，所述字線驅動器包括設置在每個存儲器陣列層上的字線驅動器電路，每個字線驅動器電路都被配置為驅動其所在的存儲器陣列層上的所述多根字線中的一根。

12.根據權利要求11所述的SRAM器件，其中，每個字線驅動器電路都被配置為當其所在的存儲器陣列層上的層譯碼器電路確定所述SRAM地址與所述字線驅動器電路所在的存儲器陣列層上的存儲單元相對應時，驅動設置在所述字線驅動器電路所在的存儲器陣列層上的字線。

13.根據權利要求11所述的SRAM器件，其中，每個存儲器陣列層上的層譯碼器電路用于：如果所述SRAM地址與所述層譯碼器電路所在的存儲器陣列層上的存儲單元不對應，則向其所在層中的每個存儲單元發送數據保持信號。