[發明專利]電荷減少晶體管

有效

• 申請號: 201310544191.3
• 申請日: 2013-09-30
• 公開（公告）號: CN103715239A
• 公開（公告）日: 2014-04-09
• 發明（設計）人: C·烏夫拉爾;R·西米尼克
• 申請（專利權）人: 英飛凌科技奧地利有限公司
• 主分類號: H01L29/772
• 分類號: H01L29/772;H01L21/335;H01L29/06
• 代理公司: 中國專利代理(香港)有限公司 72001
• 代理人: 王岳;馬永利

技術領域

本發明涉及一種電荷減少晶體管。

背景

在晶體管的操作期間，電荷可能形成于晶體管結構內，例如基于結構的電容。對于一些晶體管，諸如對于一些結型場效應晶體管(JFET)器件，當器件結構的布置包括被布置使得其具有電容性結果的元件時，電荷區域可能產生在器件內。例如，電荷可能產生在晶體管器件的柵和漏或柵和源之間。

形成于晶體管器件內的電荷可能具有不良效果，特別是當電荷在量級上增加時。例如，柵和漏之間的大電荷量可減緩器件開關時間。此外，當柵-漏和柵-源之間的電荷比率變得太大，器件可能被觸發以不希望地打開。因此，晶體管器件的性能可能基于器件內的積聚電荷來被限制。

附圖說明

參照附圖闡述詳細的描述。在圖中，參考數字的最左側的(多個)位識別在其中參考數字第一次出現的圖。在不同圖中，用相同的參考數字的使用指示相似或相同的項。

對于該討論，圖中所圖示的器件和系統被示出為具有多個部件。器件和／或系統的各種實施例，如在這里所描述，可包括更少的元件，且仍然留在本公開的范圍內。可替換地，器件和／或系統的其他實施例可包括額外的部件或所述部件的各種組合，且仍然留在本公開的范圍內。

圖1是依照實施例的示例晶體管結構一部分的剖面圖，該示例晶體管結構具有多個單元。示例晶體管結構一部分被示出以突出晶體管結構的單元處的細節。

圖2A是依照一個實施例的圖1的示例晶體管結構一部分的剖面圖。圖2A的圖示表示晶體管單元的一半。

圖2B是依照另一個實施例的示例晶體管結構一部分的剖面圖。圖2B的圖示表示依照實施例的晶體管單元的一半，該晶體管單元具有減少的電荷和／或電容。

圖3示出依照實施例的圖示晶體管器件示例性能的兩個曲線圖。上部曲線圖圖示了應用和不應用在這里所描述的技術的晶體管器件的電容的區別。下部曲線圖圖示了針對各種頂柵重疊及三個頂柵深度的應用在這里所描述的技術的第一示例晶體管器件的柵-漏電荷。

圖4示出依照一個實施例的圖示晶體管器件的示例性能的兩個曲線圖。上部曲線圖圖示了針對各種頂柵重疊及三個頂柵深度的應用在這里所描述的技術的第二示例晶體管器件的柵-漏電荷。下部曲線圖圖示了針對各種頂柵重疊及三個頂柵深度的應用在這里所描述的技術的晶體管器件的漏-源導通電阻。

圖5示出依照一個實施例的圖示晶體管器件的示例性能的兩個曲線圖。上部曲線圖圖示了應用和不應用在這里所描述的技術的晶體管器件的轉移特性。下部曲線圖圖示了應用和不應用在這里所描述的技術的晶體管器件的擊穿特性。

圖6示出依照一個實施例的圖示晶體管器件示例性能的兩個曲線圖。上部曲線圖顯示針對各種頂柵重疊及三個頂柵深度的應用在這里所描述的技術的晶體管器件的擊穿電壓。下部曲線圖圖示了針對不同頂柵重疊及三個頂柵深度的應用在這里所描述的技術的晶體管器件的夾斷電壓。

圖7示出了在這里所描述的技術和器件的兩個示例晶體管器件實施例的剖面圖。

圖8示出了在這里所描述的技術和器件的另外兩個示例晶體管器件實施例的剖面圖。

圖9是圖示依照一個實施例的用于減少晶體管器件上的電容和／或電荷的示例工藝的流程圖。

發明內容

根據本發明的一個方面，提供了一種晶體管器件，包括：布置于襯底上的漂移區域層，漂移區域層包括第一區域和第二區域，襯底耦合到漏；背柵，所述背柵形成在漂移區域層的第一區域處；覆蓋背柵的溝道；覆蓋溝道的頂柵，所述頂柵覆蓋漂移區域層的第一區域的至少一部分，而不完全覆蓋漂移區域層的第二區域。

根據本發明的另一個方面，提供了一種晶體管單元，包括：布置于襯底上的漂移區域；形成在漂移區域的第一部分的第一背柵區域和形成在漂移區域的第二部分的第二背柵區域，漂移區域的第三部分位于第一背柵區域和第二背柵區域之間，漂移區域的第三部分覆蓋漏區域；覆蓋第一背柵區域的第一溝道和覆蓋第二背柵區域的第二溝道；覆蓋第一溝道且覆蓋第一背柵區域的至少一部分的第一頂柵和覆蓋第二溝道且覆蓋第二背柵區域的至少一部分的第二頂柵，漂移區域的第三部分的至少一部分不被第一頂柵或第二頂柵覆蓋。

根據本發明的還有另一個方面，提供了一種形成晶體管的方法，包括：在襯底上布置漂移區域層，襯底耦合到漏；在漂移區域層的一部分上形成背柵；形成覆蓋背柵的溝道層；以及在溝道層的一部分上方形成頂柵，使得頂柵覆蓋背柵，而不完全覆蓋漂移區域層且不完全覆蓋漏。