[發(fā)明專利]存儲器的集成電路及其操作方法

有效

• 申請?zhí)枺?/td>: 201310541988.8
• 申請日: 2013-11-05
• 公開（公告）號: CN104616692B
• 公開（公告）日: 2018-06-08
• 發(fā)明（設(shè)計）人: 陳重光
• 申請（專利權(quán)）人: 旺宏電子股份有限公司
• 主分類號: G11C16/10
• 分類號: G11C16/10;G11C16/26;G11C16/14
• 代理公司: 中科專利商標(biāo)代理有限責(zé)任公司 11021
• 代理人: 任巖

1.一種存儲器的集成電路，包括：

一第一數(shù)據(jù)驅(qū)動電路，耦接一第一節(jié)點，用以輸出一第一數(shù)據(jù)電壓至該第一節(jié)點，該第一節(jié)點的電壓電平包括一第一電平以及一第二電平；以及

一傳輸晶體管，耦接于該第一節(jié)點與一第二節(jié)點之間，該第二節(jié)點的電壓電平為一第三電平或一第四電平；

其中，該集成電路采用數(shù)據(jù)驅(qū)動電路與接收特定偏壓電平的傳輸晶體管，該傳輸晶體管于接收一偏壓電平時，相當(dāng)于僅將特定的數(shù)字值傳輸至另一節(jié)點，即當(dāng)該傳輸晶體管接收一偏壓電平且該第一節(jié)點的電壓電平為該第一電平時，該傳輸晶體管使該第二節(jié)點的電壓電平被設(shè)定為該第三電平，該第三電平系接近或等于該第一電平，當(dāng)該傳輸晶體管接收該偏壓電平且該第一節(jié)點的電壓電平為該第二電平時，該第二節(jié)點的電壓電平系獨立于該第一節(jié)點的電壓電平。

2.根據(jù)權(quán)利要求1所述的集成電路，其中該第一數(shù)據(jù)驅(qū)動電路包括：

一第一閂鎖器，用以儲存該第一數(shù)據(jù)電壓于一第三節(jié)點，并儲存反相的該第一數(shù)據(jù)電壓于一第四節(jié)點；

一第一晶體管，具有一第一端、一第二端以及接收一第一控制訊號的一第三端，該第一晶體管的該第一端以及該第二端分別耦接于該第三節(jié)點與該第一節(jié)點，當(dāng)該第一控制訊號為致能，儲存于該第三節(jié)點的該第一數(shù)據(jù)電壓被輸出至該第一節(jié)點；以及

一第二晶體管，具有一第一端、一第二端以及接收一第二控制訊號的一第三端，該第二晶體管的該第一端以及該第二端分別耦接于該第四節(jié)點與該第一節(jié)點，當(dāng)該第二控制訊號為致能，儲存于該第四節(jié)點的反相的該第一數(shù)據(jù)電壓被輸出至該第一節(jié)點。

3.根據(jù)權(quán)利要求1所述的集成電路，更包括一感測電路，受控于該第二節(jié)點的電壓電平，并耦接于該第二節(jié)點；

其中，當(dāng)該第二節(jié)點的電壓電平為該第四電平，該感測電路產(chǎn)生一電流路徑而使該第一節(jié)點的電壓電平被設(shè)定為該第一電平，當(dāng)該第二節(jié)點的電壓電平為該第三電平，該感測電路中斷該電流路徑。

4.根據(jù)權(quán)利要求3所述的集成電路，更包括一第二數(shù)據(jù)驅(qū)動電路，耦接于該第一節(jié)點，用以輸出一第二數(shù)據(jù)電壓至該第一節(jié)點。

5.根據(jù)權(quán)利要求1所述的集成電路，其中該偏壓電平的大小介于該傳輸晶體管的一個閾值電壓至兩個閾值電壓之間。

6.一種存儲器的集成電路，包括：

一第一數(shù)據(jù)驅(qū)動電路，耦接一第一節(jié)點，用以輸出一第一數(shù)據(jù)電壓至該第一節(jié)點，該第一節(jié)點的邏輯電平包括一第一邏輯電平以及一第二邏輯電平；以及

一傳輸晶體管，耦接于該第一節(jié)點與一第二節(jié)點之間，該第二節(jié)點的邏輯電平為一第三邏輯電平或一第四邏輯電平；

其中，該集成電路采用數(shù)據(jù)驅(qū)動電路與接收特定偏壓電平的傳輸晶體管，該傳輸晶體管于接收一偏壓電平時，相當(dāng)于僅將特定的數(shù)字值傳輸至另一節(jié)點，即當(dāng)該傳輸晶體管接收一偏壓電平且該第一節(jié)點的邏輯電平為該第一邏輯電平時，該傳輸晶體管使該第二節(jié)點的邏輯電平被設(shè)定為該第三邏輯電平，該第三邏輯電平系接近或等于該第一邏輯電平，當(dāng)該傳輸晶體管接收該偏壓電平且該第一節(jié)點的邏輯電平為該第二邏輯電平時，該第二節(jié)點的邏輯電平系獨立于該第一節(jié)點的邏輯電平。

7.一種集成電路的操作方法，包括：

提供一集成電路，該集成電路包括一第一數(shù)據(jù)驅(qū)動電路以及一傳輸晶體管，其中該第一數(shù)據(jù)驅(qū)動電路耦接一第一節(jié)點，用以輸出一第一數(shù)據(jù)電壓至該第一節(jié)點，該第一節(jié)點的電壓電平包括一第一電平以及一第二電平，該傳輸晶體管耦接于該第一節(jié)點與一第二節(jié)點之間，該第二節(jié)點的電壓電平為一第三電平或一第四電平；

該集成電路采用數(shù)據(jù)驅(qū)動電路與接收特定偏壓電平的傳輸晶體管，該傳輸晶體管于接收一偏壓電平時，相當(dāng)于僅將特定的數(shù)字值傳輸至另一節(jié)點；

當(dāng)該傳輸晶體管接收一偏壓電平且該第一節(jié)點的電壓電平為該第一電平時，該傳輸晶體管使該第二節(jié)點的電壓電平被設(shè)定為該第三電平，該第三電平系接近或等于該第一電平；以及

當(dāng)該傳輸晶體管接收該偏壓電平且該第一節(jié)點的電壓電平為該第二電平時，該第二節(jié)點系獨立于該第一節(jié)點的電壓電平。