[發明專利]LDMOS器件

在審

• 申請號: 201310530476.1
• 申請日: 2013-10-31
• 公開（公告）號: CN104600111A
• 公開（公告）日: 2015-05-06
• 發明（設計）人: 陳雄斌;石晶
• 申請（專利權）人: 上海華虹宏力半導體制造有限公司
• 主分類號: H01L29/78
• 分類號: H01L29/78;H01L29/06
• 代理公司: 上海浦一知識產權代理有限公司 31211
• 代理人: 丁紀鐵

技術領域

本發明涉及半導體器件，特別是指一種LDMOS器件。

背景技術

在對LDMOS器件架構的研究中，業界已經發布了通過Resurf技術可以大幅度地改善LDMOS漏端的電場分布，使LDMOS能在達成耐壓要求的前提下有效的改善方塊電阻Rsp。現有的Resurf技術對于較低電壓應用上主要采用Single?Resurf以及DoubleResurf技術，其中Double?resurf技術相對比較復雜，但是其對LDMOS性能改善的作用較Single?Resurf更加明顯，但是其實現方法也更加困難。通常Single?Resurf技術是利用多晶硅場板的在LDMOS的漏端漂移區的部分覆蓋來調制電場，而Double?Resurf除了利用多晶硅場板以外，在LDMOS漏端的漂移區下方增加一次與漂移區參雜類型相反的注入來實現，其對電場分布的調制作用更加明顯。由于電子的遷移率比空穴更高，因此作為開關應用來說，高性能的開關管往往采用N型LDMOS來制作。以N型LDMOS為例，采用Double?Resurf的器件截面如圖1所示，其漏端的漂移區較特殊的是通過N型漂移注入與P型注入的匹配來實現。

從圖1可以看到，N型漂移區202與P型區201是重疊的，利用同一張掩膜版來同時形成是集成角度優先考慮的降低成本的實現方式。實際的工藝實現方式也是利用同一張掩膜版來同時注入形成P型區201與N型漂移區202的。該器件架構由于需要N型漂移區202與P型區201的摻雜濃度匹配才能得到比較理想的互相耗盡的效果。而由于在注入過程中，P型注入的分布會在硅片表面形成一定濃度的P型摻雜，這些P型摻雜會對之后的N型摻雜帶來補償作用，導致器件的性能受到影響，方塊電阻Rsp受到補償作用被抬高，擊穿電壓BV無法滿足要求。

發明內容

本發明所要解決的技術問題在于提供一種LDMOS器件，具有較低的方塊電阻及較高的擊穿電壓。

為解決上述問題，本發明所述的一種LDMOS器件，在N型埋層之上的P型外延中具有體區，以及體區一側垂直投影重合的漏端N型漂移區和P型區，所述P型區位于N型漂移區下方；在N型漂移區中具有淺槽隔離結構；淺槽隔離結構遠離體區的一側具有LDMOS器件的漏區；

所述體區中還具有體區引出區及所述LDMOS器件的源區；外延表面具有柵氧及所述LDMOS器件的多晶硅柵極及柵極側墻；多晶硅柵極之上具有金屬硅化物；所述的N型埋層之上與體區及P型區之間具有P型埋層。

進一步地，所述P型埋層往體區方向延伸是至少超過體區0.1μm，但不超出體區。

進一步地，所述P型埋層往漏端方向延伸是至少超過N型漂移區0.1μm。

進一步地，所述漏端漂移區的P型區是通過P型埋層向上擴散及掩膜離子注入共同形成。

進一步地，所述垂直投影重合的N型漂移區和P型區是利用同一張掩膜版實現。

進一步地，所述LDMOS器件的漏端漂移區是利用N型漂移區及P型區互相耗盡。

本發明所述的LDMOS器件，在漏端漂移區利用P型埋層來輔助耗盡N型漂移區，由于P型埋層本身與N型埋層的耐壓足夠，因此不會拉低器件的耐壓。同時由于P型埋層在漂移區的存在，漂移區的P型注入劑量可以減少，從而漂移區的P型注入本身在表面的濃度有所降低，對器件的影響可以減少，而由于P型埋層在漂移區是自下而上濃度逐漸降低的梯度分布，對表面也沒有影響。

附圖說明

圖1是傳統LDMOS器件的剖面結構示意圖；

圖2是本發明所述的LDMOS器件的剖面圖。

附圖標記說明

100是外延，101是N型埋層，102是P型埋層，201P型區，202是N型漂移區，203是體區，204是STI，205是重摻雜N型區，206是體區引出區，207是硅化物，208是多晶硅柵極，209是側墻，210是柵氧。

具體實施方式

本發明所述的一種LDMOS器件，其結構如圖2所示，在N型埋層101之上的P型外延中100具有體區203，以及體區203一側垂直投影重合的漏端N型漂移區202和P型區201，所述P型區201位于N型漂移區202下方；在N型漂移區202中具有淺槽隔離結構204；淺槽隔離結構204遠離體區的一側具有LDMOS器件的漏區205。