[發明專利]一種首尾次序耦合環式陣列集成電感

無效

• 申請號: 201310529060.8
• 申請日: 2013-11-01
• 公開（公告）號: CN103578722A
• 公開（公告）日: 2014-02-12
• 發明（設計）人: 李洪珠;榮德生;丁冠西
• 申請（專利權）人: 遼寧工程技術大學
• 主分類號: H01F37/00
• 分類號: H01F37/00;H01F27/24;H01F27/26
• 代理公司: 暫無信息
• 代理人: 暫無信息

技術領域

本發明涉及一種適合于多相交錯并聯變換器中使用的耦合電感，具體說是一種首尾次序耦合環式陣列集成電感。

背景技術

近年來，開關電源朝著低電壓、大電流、體積小、重量輕、效率高、扁平化和集成化方向發展。多相交錯并聯變換器拓撲正是順應這一發展趨勢而提出的，多相交錯并聯拓撲結構增大了輸出電流，減小了開關器件容量，降低了變換器的輸出紋波。為了適應開關電源越來越快的動態響應速度，將多相交錯并聯變換器的各相儲能電感進行耦合，是提高開關電源動態響應速度的有效途徑之一。目前，多相交錯并聯變換器儲能電感的耦合方法大都是使用一塊磁芯實現各相電感的反向耦合，當相數多于兩相時，必須采用特制磁芯來實現，這種特制磁芯隨著相數增多，各相電感量不平衡度將增加；另有一些電感耦合集成的方法均是針對某一種多相交錯并聯變換器而設計的，缺乏通用性。

在多相交錯并聯變換器各相電感耦合集成拓撲中，首尾次序耦合是一種有效改善變換器動態響應與穩態紋波的電感耦合方法，本發明提供的一種環式陣列集成電感設計結構，用于實現各相電感的首尾次序耦合，具有適合于n相交錯并聯變換器的通用性。

發明內容

本發明的目的是為了解決多相交錯并聯變換器耦合電感的首尾次序耦合集成設計通用性的需要，采用環式陣列化磁集成技術。特別提供了一種首尾次序耦合環式陣列集成電感。

本發明解決其技術問題所采用的技術方案是：一種首尾次序耦合環式陣列集成電感，由2n個陣列化磁芯單元構成，其中n個磁芯實現n相電感的耦合，位于n邊形的頂點位置，另外n個磁芯實現每相耦合電感漏感的調節，位于n邊形的邊線中間位置，n為交錯并聯變換器的相數；每個陣列化單元電感繞組匝數根據所需電感量的大小，針對所選擇的磁芯型號來確定。漏感調節磁芯位于相鄰兩個耦合磁芯中間。陣列化磁芯形狀為包括平面矩形磁芯的各種磁芯，繞組為包括PCB繞組的各種繞組。

本發明的有益效果為：解決了利用一塊磁芯實現多相交錯并聯變換器耦合電感時各相電感不平衡度將增加問題，得到了首尾次序耦合集成設計的通用性，同時利用陣列式磁芯降低磁性器件熱損耗。

附圖說明

附圖1是陣列化單元電感繞組匝數為1匝的環形磁芯構成的三電感首尾次序耦合環式集成陣列。

附圖2是陣列化單元電感繞組匝數為1匝的環形磁芯構成的四電感首尾次序耦合環式集成陣列。

附圖3是陣列化單元電感繞組匝數為m匝的環形磁芯構成的三電感首尾次序耦合環式集成陣列。

附圖4是陣列化單元電感繞組匝數為m匝的環形磁芯構成的四電感首尾次序耦合環式集成陣列。

具體實施方式

下面結合附圖對本發明作進一步的描述，但本發明保護范圍不限于下述實施例，本發明的各磁芯位置可以根據需要調整，不完全限于正多邊形頂點與邊的位置。

圖1和圖2示出了本發明的陣列化單元電感繞組匝數為1匝的環形磁芯構成的繞組首尾次序耦合環式3個與4個電感集成陣列。耦合磁芯位于正三角形、正方形及正六邊形的頂點位置，相鄰相繞組利用耦合磁芯實現反向耦合；漏感調節磁芯位于正邊形的邊線中間位置。

圖3~圖4示出了本發明的陣列化單元電感繞組匝數為m匝的環形磁芯構成的繞組首尾次序耦合環式3個與4個電感集成陣列。耦合磁芯位于正三角形、正方形及正六邊形的頂點位置；漏感調節磁芯位于正邊形的邊線中間位置。圖3中，由端子1A1和3A2構成集成電感1；由端子2A2和3B2構成集成電感2；由端子1B1和2B2構成集成電感3。圖4中，由端子1B1和2A1構成集成電感1；由端子2B1和3B2構成集成電感2；由端子3A2和4B2構成集成電感3；由端子4A2和1A1構成集成電感4。