[發明專利]一種微處理器IP核比較驗證的實現方法

有效

• 申請號: 201310528269.2
• 申請日: 2013-10-31
• 公開（公告）號: CN103713977A
• 公開（公告）日: 2014-04-09
• 發明（設計）人: 樊宇;張義偉;秦泰;張雁
• 申請（專利權）人: 中國船舶重工集團公司第七0九研究所
• 主分類號: G06F11/26
• 分類號: G06F11/26
• 代理公司: 武漢金堂專利事務所 42212
• 代理人: 胡清堂

技術領域

本專利涉及微處理器驗證領域，是一種基于全系統仿真模型軟硬件協同的微處理器IP核功能驗證方法。

背景技術

隨著邏輯綜合技術的成熟，布局布線的自動化以及集成電路工藝的迅速發展，單個芯片內集成的功能越來越多，越來越強，以微處理器為核心的SoC（System?on?Chip）系統成為主流。隨著微處理器規模日益增大，體系結構日益復雜，亂序執行、多級流水、大的隊列、中斷異常處理和多級存儲結構等技術紛紛出現，?SoC系統復雜度越來越高，設計和驗證都變的異常困難。

在SoC系統的設計中，驗證已成為芯片設計的瓶頸。目前通常采用兩種方式進行功能驗證：形式化驗證和基于仿真的驗證。由于微處理器結構的復雜以及形式化驗證的不完善，工業界主要采用基于仿真的驗證。基于仿真的驗證是將驗證用的激勵向量同時加載到待測系統和參考模型上，通過比較結果來驗證系統功能的正確性。在測試初期，基于仿真的驗證方法通常采用簡單的激勵向量進行驗證。但是當驗證達到操作系統級別時，功能驗證會變得非常復雜，對激勵向量會有很高的要求，變得難以編寫。而操作系統的驗證，需要全系統模型，包括處理器模型，外部設備模型，BIOS固件等。而這些模型實現難度較大，且需要大量的驗證。

為了解決在操作系統級別微處理器驗證中存在的問題，本專利提出了一種基于全系統仿真模型軟硬件協同的微處理器功能驗證方法。

發明內容

本發明提出了一種基于全系統仿真模型軟硬件協同的微處理器功能驗證方法,采用全系統仿真模型中的微處理器軟件模型作為參考模型，使用全系統仿真模型的外部設備模型以及BIOS固件構建可運行操作系統的驗證環境，采用通用的操作系統產生激勵向量，比較參考模型和待驗證微處理器IP核在同樣環境下，對同一條指令的執行結果。

本專利是一種微處理器IP核比較驗證的實現方法,其步驟如下:1)統一需驗證的微處理器和參考模型的狀態;?2)需驗證的微處理器和參考模型同步執行指定程序段;3）比較仿真結果，判斷需驗證的微處理器是否正確執行指定程序段。

統一需驗證的微處理器和參考模型的狀態是為了保證在執行程序前微處理器參考模型和待驗證IP核的所有狀態都是一致，從而確保比較結果的有效性。統一微處理器狀態的方式為：獲取微處理器參考模型的狀態，據此設定待驗證IP核的狀態。

實現參考模型和待驗證微處理器IP模塊在指令級別的同步是仿真驗證平臺的關鍵。只有實現了指令級別的同步，才能保證驗證的有效性。指令級別同步的難點在于如何準確獲取微處理器參考模型和待驗證IP核在執行一條或一段程序后的處理器狀態。指令級同步的方式為：參考模型先執行一條或一段指令，當執行完指定條數的指令或者遇到外部中斷時，參考模型記錄指令執行的結果并暫停運行，待驗證IP核開始執行同一段程序，執行完程序后也記錄指令執行的結果。

微處理器參考模型的控制較容易實現，因為微處理器參考模型一般為通用的全系統仿真模型中的微處理器模型或自己設計、實現和驗證的軟件仿真模型。通過參考模型自帶的調試指令就可以啟動或暫停微處理器模型，且不會對指令的執行造成任何影響。但微處理器IP核的控制比較復雜，設計者一般不會提供相應的調試命令。微處理器IP核的控制主要有兩個難點：若無法預取指令，微處理器不會繼續執行已預取的指令，而是暫停運行；執行完指定程序段并等待執行下段程序時，微處理器無法保持狀態不變。為了保證微處理器IP核能順利執行完指定程序段，并保證下段程序執行前和上段程序執行完的狀態是完全一致的，本專利在指令流中插入nop，invd，jmp等指令來控制微處理器IP核的運行。這種方式不需要大量改變待驗證微處理器IP核的內部實現，就能實現指令級同步。

參考模型和待驗證的微處理器IP核運行完同一段指令后，比較兩者的執行結果；如果執行結果一致，繼續運行下一段程序；如果執行結果不一致，記錄錯誤信息。

????實現本專利的驗證平臺的總體結構圖如圖1所示，主要分為兩個部分：軟件程序和硬件邏輯。