[發(fā)明專利]一種微處理器IP核比較驗證的實現(xiàn)方法

有效

• 申請?zhí)枺?/td>: 201310528269.2
• 申請日: 2013-10-31
• 公開（公告）號: CN103713977A
• 公開（公告）日: 2014-04-09
• 發(fā)明（設(shè)計）人: 樊宇;張義偉;秦泰;張雁
• 申請（專利權(quán)）人: 中國船舶重工集團(tuán)公司第七0九研究所
• 主分類號: G06F11/26
• 分類號: G06F11/26
• 代理公司: 武漢金堂專利事務(wù)所 42212
• 代理人: 胡清堂

1.一種微處理器IP核比較驗證的實現(xiàn)方法,其特征在于:其步驟如下:

微處理器狀態(tài)的初始化

?????設(shè)定微處理器參考模型和微處理器待驗證IP核的狀態(tài)，保證微處理器參考模型和待驗證IP核在執(zhí)行程序前，所有狀態(tài)都一致；

執(zhí)行指定程序，進(jìn)行仿真

微處理器參考模型和微處理器待驗證IP核在相同的仿真環(huán)境下，同步執(zhí)行指定程序段，此步驟的關(guān)鍵是實現(xiàn)參考模型和待驗證IP核在指令級別的同步，只有實現(xiàn)了指令級別的同步，才能保證驗證的有效性；

??3）驗證仿真結(jié)果

參考模型和待驗證的微處理器IP核運(yùn)行完同一段指令后，驗證系統(tǒng)對兩者的執(zhí)行結(jié)果進(jìn)行比較，據(jù)此判斷微處理器IP核是否正確執(zhí)行。

2.根椐權(quán)利要求1所述的一種微處理器IP核比較驗證的實現(xiàn)方法,其特征在于:為保證微處理器IP核能順利執(zhí)行完指定段程序，并保證下段程序執(zhí)行前和上段程序執(zhí)行完的狀態(tài)是完全一致的，將微處理器IP核指令執(zhí)行的過程分為四個階段處理：a）微處理器IP核未執(zhí)行完此段指令，預(yù)取指令，內(nèi)存或I/O讀寫操作均可以根據(jù)接收到的相關(guān)信息給出響應(yīng);b）微處理器IP核未執(zhí)行完此段指令，內(nèi)存或I/O口讀寫操作仍可以根據(jù)接收到的信息給出響應(yīng)，但預(yù)取指令已超出信息的范圍，為了保證微處理器不會因為預(yù)取請求得不到響應(yīng)而暫停運(yùn)行，超出范圍的指令均認(rèn)為是NOP（0x90）指令;c）微處理器已執(zhí)行完此段指令，硬件控制模塊檢測到微處理器正在執(zhí)行的指令地址已經(jīng)超出信息的范圍，判定微處理器已執(zhí)行完需要執(zhí)行的所有指令，此時，硬件控制模塊不再響應(yīng)預(yù)取請求，微處理器IP核暫停運(yùn)行;d）再次接收到下一段指令的相關(guān)信息后，為了將微處理器恢復(fù)為剛執(zhí)行完上段指令時的狀態(tài)，微處理器IP核執(zhí)行指令I(lǐng)NVD（清空Cache）；JMP?下段指令的第一條指令地址，當(dāng)執(zhí)行完INVD和JMP指令后，cache清空，當(dāng)前指令地址恢復(fù)為下段指令的第一條指令。

3.??根椐權(quán)利要求1所述的一種微處理器IP核比較驗證的實現(xiàn)方法,其特征在于:所述的當(dāng)控制程序發(fā)現(xiàn)參考模型響應(yīng)外部中斷后，將暫停參考模型，等待微處理器IP核響應(yīng)中斷，當(dāng)微處理器執(zhí)行完中斷前最后一條指令a后，接口轉(zhuǎn)換模塊將發(fā)出中斷請求信號，正常情況下，微處理器無法立即響應(yīng)中斷，為了避免微處理器由于無法取指而暫停運(yùn)行，中斷前最后一條指令a與響應(yīng)中斷之間將插入了若干個NOP指令，中斷服務(wù)程序完成后，微處理器將返回響應(yīng)中斷時的指令，為了保證能夠繼續(xù)執(zhí)行指令a+1，微處理器IP核執(zhí)行INVD，JMP指令進(jìn)行再次定位。