[發明專利]一種高速延遲鎖相環有效
| 申請號： | 201310526858.7 | 申請日： | 2013-10-30 |
| 公開（公告）號： | CN103546151B | 公開（公告）日： | 2017-02-08 |
| 發明（設計）人： | 亞歷山大;劉成 | 申請（專利權）人： | 西安紫光國芯半導體有限公司 |
| 主分類號： | H03L7/099 | 分類號： | H03L7/099;H03L7/085 |
| 代理公司： | 西安智邦專利商標代理有限公司61211 | 代理人： | 張倩 |
| 地址： | 710055 陜西省西安*** | 國省代碼： | 陜西;61 |
| 權利要求書： | 查看更多 | 說明書： | 查看更多 |
| 摘要： | |||
| 搜索關鍵詞： | 一種 高速 延遲 鎖相環 | ||
【權利要求書】：
1.一種高速延遲鎖相環，包括時鐘組合電路、DLL邏輯控制電路以及DLL鑒相器，其特征在于：還包括分頻器、第一DLL延遲鏈、第二DLL延遲鏈、第一反相器以及第二反相器，所述分頻器的輸入端接輸入時鐘，所述分頻器的輸出端與第一DLL延遲鏈連接，所述第一DLL延遲鏈與第二DLL延遲鏈之間通過第一反相器連接，所述第二DLL延遲鏈的輸出端通過第二反相器同時與占空比校正電路DCC和時鐘組合電路的輸入端連接，所述DLL邏輯控制電路同時控制第一DLL延遲鏈和第二DLL延遲鏈，時鐘組合電路輸出的輸出時鐘和輸入時鐘均進入DLL鑒相器的輸入端，所述DLL鑒相器的輸出端與DLL邏輯控制電路連接。
2.根據權利要求1所述的高速延遲鎖相環，其特征在于：所述分頻器為二分分頻器。
3.根據權利要求1或2所述的高速延遲鎖相環，其特征在于：所述第一DLL延遲鏈和第二DLL延遲鏈完全相同。
下載完整專利技術內容需要扣除積分，VIP會員可以免費下載。
該專利技術資料僅供研究查看技術是否侵權等信息，商用須獲得專利權人授權。該專利全部權利屬于西安紫光國芯半導體有限公司，未經西安紫光國芯半導體有限公司許可，擅自商用是侵權行為。如果您想購買此專利、獲得商業授權和技術合作，請聯系【客服】
本文鏈接：http://www.szxzyx.cn/pat/books/201310526858.7/1.html，轉載請聲明來源鉆瓜專利網。
