[發(fā)明專利]一種響應(yīng)TTL邏輯電平的CMOS施密特觸發(fā)電路

在審

• 申請(qǐng)?zhí)枺?/td>: 201310508822.6
• 申請(qǐng)日: 2013-10-25
• 公開(kāi)（公告）號(hào): CN103684359A
• 公開(kāi)（公告）日: 2014-03-26
• 發(fā)明（設(shè)計(jì)）人: 不公告發(fā)明人
• 申請(qǐng)（專利權(quán)）人: 蘇州貝克微電子有限公司
• 主分類號(hào): H03K3/023
• 分類號(hào): H03K3/023
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

技術(shù)領(lǐng)域

本發(fā)明涉及一種用于互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)結(jié)構(gòu)，尤其適用于那些涉及大量的門(mén)的制造成一個(gè)單一的芯片的電路。

背景技術(shù)

用于制造連接門(mén)、實(shí)現(xiàn)預(yù)期的邏輯函數(shù)的邏輯電路的數(shù)組被稱為門(mén)陣列。在大規(guī)模生產(chǎn)晶片過(guò)程中一個(gè)門(mén)陣列通常是制造成硅襯底，最后的金屬化是按照特定的邏輯函數(shù)定制應(yīng)用程序。CMOS門(mén)陣列的問(wèn)題之一是大規(guī)模生產(chǎn)在一定的電源電壓、溫度、和晶體管參數(shù)范圍內(nèi)，用于響應(yīng)TTL邏輯電平的門(mén)。尤其是包括顯示施密特觸發(fā)器滯后原理的門(mén)陣列。

發(fā)明內(nèi)容

本發(fā)明的第一個(gè)目的是提供一種CMOS施密特觸發(fā)電路，具有滯后和響應(yīng)TTL邏輯電平的功能。

本發(fā)明的第二個(gè)目的是提供一種CMOS施密特觸發(fā)電路，能夠響應(yīng)TTL邏輯電平，可納入門(mén)陣列。

本發(fā)明的第三個(gè)目的是提供一種CMOS門(mén)陣列施密特觸發(fā)電路,具有滯后、響應(yīng)TTL邏輯電平功能，且在較大范圍內(nèi)與電源電壓、溫度、和晶體管參數(shù)無(wú)關(guān)。

本發(fā)明的技術(shù)解決方案是：

本發(fā)明的目的和其他一些目的是通過(guò)如下電路配置實(shí)現(xiàn)的，其中包括四個(gè)晶體管,特別是三個(gè)N溝道和一個(gè)P溝道，串聯(lián)耦合到輸入電源電壓上。第一個(gè)N溝道晶體管的漏極耦合至????????????????????????????????????????????????回路，門(mén)耦合到一個(gè)參考電壓源。?第一N溝道晶體管的源極包括施密特觸發(fā)器的供應(yīng)節(jié)點(diǎn)。剩下的兩個(gè)N溝道晶體管的源極耦合到電路輸入端。P溝道晶體管的源極耦合到第一N溝道晶體管的源極，并作為第二、第三N溝道晶體管與由P溝道晶體管漏極組成的滯后節(jié)點(diǎn)相連的負(fù)載元件。P溝道晶體管的門(mén)接地或耦合到輸入終端。第四個(gè)N溝道晶體管的源極耦合到第二和第三N溝道晶體管的連接處，并且其漏極耦合到第一N溝道晶體管和P溝道晶體管的源極。第四N溝道晶體管的門(mén)耦合到滯后節(jié)點(diǎn)。滯后節(jié)點(diǎn)滯回與輸出終端之間耦合一個(gè)傳統(tǒng)的反相器，以實(shí)現(xiàn)軌對(duì)軌輸出。

對(duì)比專利文獻(xiàn)：CN201191817Y?一種施密特觸發(fā)器200820066742.4?，CN102412809A基于多輸入浮柵MOS管的閾值可調(diào)型施密特觸發(fā)器電路201110367167.8。

附圖說(shuō)明：

圖1是一個(gè)N型CMOS施密特觸發(fā)電路的原理圖。

圖2是圖1所示操作電路的一個(gè)輸出圖形。

圖3是一個(gè)P型CMOS施密特觸發(fā)電路的原理圖。

圖4是一個(gè)N型CMOS施密特觸發(fā)電路的原理圖。

圖5是一個(gè)圖1電路外加中斷電源的原理圖。

具體實(shí)施方式：

圖1為一個(gè)補(bǔ)償施密特觸發(fā)電路原理圖。該電路包括一個(gè)的電源終端10和地面終端11。因?yàn)殡娐芳嫒軹TL邏輯,通常需供應(yīng)5±0.5伏。如圖所示，該電路是含有與背柵相連的P溝道晶體管N型CMOS結(jié)構(gòu)。所有的N溝道晶體管背柵(沒(méi)有顯示)連接到襯底并與地相接。輸入終端12響應(yīng)前面TTL邏輯電路的電平。通常邏輯1超過(guò)2伏而邏輯零小于0.8伏。輸出終端13波動(dòng)基本上達(dá)到軌到軌或0到5伏，作為同相輸入終端12的一個(gè)滯后響應(yīng)緩沖區(qū)。

????N溝道晶體管14，其源極與參考電源15相連，供應(yīng)節(jié)點(diǎn)16的電流。調(diào)整節(jié)點(diǎn)16處的電壓,使門(mén)陣列的反相器門(mén)采用TTL邏輯輸入，并使它們的操作與溫度、電源電壓和晶體管參數(shù)無(wú)關(guān)。而節(jié)點(diǎn)16與一個(gè)單一的施密特觸發(fā)電路即單個(gè)晶體管14和可以多樣觸發(fā)的供應(yīng)參考源15相連。因此只需要晶體管14是足夠大，便可處理多觸發(fā)電路的組合電流。

的獲取：電阻28和29是整個(gè)電源分壓器的一部分，他們是成比例的，以保證反相器的輸入端30大約是1.4伏。晶體管31和32是相同的，這樣一個(gè)1.4伏輸入可產(chǎn)生一個(gè)/?2輸出（電壓為2.5伏）。反相器33作為一個(gè)調(diào)整裝置,使其輸出接近。晶體管34充當(dāng)一個(gè)輸出電流源供應(yīng)反相器的輸入30。因此反相器存在負(fù)反饋回路以控制節(jié)點(diǎn)30處電壓為1.4伏。在節(jié)點(diǎn)35處的電勢(shì)將調(diào)整電路操作點(diǎn)，以確定反相器輸入節(jié)點(diǎn)30TTL邏輯參考電平在高增益狀態(tài)還是波動(dòng)狀態(tài)。當(dāng)節(jié)點(diǎn)35連接到多個(gè)類似的邏輯門(mén)陣列，他們都將對(duì)溫度、電源電壓和設(shè)備參數(shù)進(jìn)行補(bǔ)償。

?????施密特觸發(fā)器的電路本身是由晶體管17-20和反相器21組成的。N溝道晶體管18和19與P溝道晶體管17一起構(gòu)成一個(gè)CMOS反相器，這三個(gè)晶體管的門(mén)全部連到輸入終端12。在節(jié)點(diǎn)16-23之間耦合一個(gè)N溝道晶體管20，其門(mén)與滯后節(jié)點(diǎn)22相連。圖2是圖1電路的操作結(jié)果。