[發明專利]一種響應TTL邏輯電平的CMOS施密特觸發電路

在審

• 申請號: 201310508822.6
• 申請日: 2013-10-25
• 公開（公告）號: CN103684359A
• 公開（公告）日: 2014-03-26
• 發明（設計）人: 不公告發明人
• 申請（專利權）人: 蘇州貝克微電子有限公司
• 主分類號: H03K3/023
• 分類號: H03K3/023
• 代理公司: 暫無信息
• 代理人: 暫無信息

1.一種響應TTL邏輯電平的CMOS施密特觸發電路，其特征是：?在CMOS反相器門接入一個操作電源，并被配置來產生預定的TTL輸入信號的滯后響應，其中TTL的預置參考電壓為1.4伏，滯后響應包括一個邏輯電壓由低到高轉換時產生低于規定的邏輯高約2伏的狀態?和一個邏輯電壓由高到低過渡時產生高于規定的邏輯低狀態約0.8伏的狀態，從而確定施密特觸發器電路功能，?改進包括：一個電源調節器之間的連接包括反相器和操作電源，以及?一個由CMOS反相器產生的一個存在偏置實質上等于預置參考輸入電壓的參考電壓的響應。

2.根據權利1所述的一種響應TTL邏輯電平的CMOS施密特觸發電路，其特征是：可提高改進成多施密特觸發器電路供應的電源調節器。

3.根據權利1所述的一種響應TTL邏輯電平的CMOS施密特觸發電路，其特征是：一個CMOS施密特觸發電路具有輸入和輸出終端，第一個和第二個供應源的銜接處接入功率負載和滯后節點,?該電路包括：第一個和第二個N溝道晶體管，包括他們的漏極與滯后節點之間串聯耦合以及第二個供應回路和門耦合輸入終端；第三個P溝道晶體管，包括其漏極與滯后節點之間耦合的第一供應回路和門耦合到輸入終端；第四個N溝道晶體管，包括其漏極與第一個供應回路和第一、第二晶體管連接處的耦合,?門耦合到滯后節點；?一個反相器與滯后節點之間耦合的輸出終端;五分之一P溝道晶體管的漏極與滯后節點之間的耦合的第一個供應回路，晶體管的門與反相器耦合，輸入終端通過滯后節點產生一個由高到低的過渡，其輸入終端電壓大大高于產生由低到高過渡時輸入終端的電壓。

4.根據權利3所述的一種一種響應TTL邏輯電平的CMOS施密特觸發電路，其特征是：?包括六分之一N溝道晶體管，其漏極和第三晶體管的源極之間串聯耦合的第一個供應回路，以及一個應用于控制施密特觸發器電路觸發電位的參考電源。

5.根據權利3所述的一種響應TTL邏輯電平的CMOS施密特觸發電路，其特征是：?參考電位是通過施密特觸發器控制響應?TTL電平為1.4伏，而滯后響應作用于CMOS門陣列中的噪聲電平。

6.根據權利3所述的一種響應TTL邏輯電平的CMOS施密特觸發電路，其特征是：關閉施密特觸發電路中斷電源，造成第一回路的電勢大幅上升，中斷電路則通過參考電位響應控制邏輯輸入。

7.根據權利1所述的一種響應TTL邏輯電平的CMOS施密特觸發電路，其特征是：一個CMOS施密特觸發電路具有輸入和輸出終端，第一個和第二回路的銜接處接入功率負載和滯后節點，該電路包括：第一個和第二個N溝道晶體管，包括他們的漏極與滯后節點之間耦合串聯?以及第二個供應回路和門耦合輸入終端;第三個P溝道晶體管，包括其漏極與滯后節點之間耦合的第一個供應回路和門耦合到第二個供應回路；第四個N溝道晶體管，包括其漏極與第一個供應回路和第一、第二晶體管連接處的耦合，?門耦合到滯后節點；?一個反相器與滯后節點之間耦合的輸出終端；五分之一P溝道晶體管的漏極與滯后節點和第一個供應回路之間的耦合，晶體管的門與反相器耦合，輸入終端電壓通過滯后節點產生一個由高到低的過渡，其輸入終端電壓大大高于產生由低到高過渡時輸入終端的電壓。