[發明專利]用于簡化寄存器中對單指令多數據編程的處理器體系結構和方法

有效

• 申請號: 201310503908.X
• 申請日: 2013-10-23
• 公開（公告）號: CN103777924B
• 公開（公告）日: 2018-01-26
• 發明（設計）人: K·桑海;M·G·佩爾金斯;A·J·希格哈姆
• 申請（專利權）人: 亞德諾半導體集團
• 主分類號: G06F9/38
• 分類號: G06F9/38
• 代理公司: 中國國際貿易促進委員會專利商標事務所11038
• 代理人: 金曉

1.一種包括處理器的裝置，其中：

所述處理器包括：

具有一個或多個計算單元和一個或多個寄存器堆的一個或多個處理元件，其中所述一個或多個寄存器堆包括可被分為用于并行處理的通道的一個或多個寄存器；以及

與所述一個或多個處理元件相關聯的一個或多個屏蔽寄存器，其中所述一個或多個屏蔽寄存器包括多個屏蔽位，從而使所述通道具有相應的屏蔽位，其中所述一個或多個處理元件可操作用于在與指令相關聯的操作的循環的循環計數指示所述操作處于循環的最后一次迭代時，將每一個所述屏蔽位設置成第一狀態或第二狀態，否則將所有的屏蔽位設置為第一狀態；

其中所述一個或多個處理元件可操作用于使能具有相應的第一狀態的屏蔽位的通道以用于執行所述指令，以及禁用具有相應的第二狀態的屏蔽位的通道以免于執行所述指令。

2.根據權利要求1所述的裝置，其中所述處理器還包括與所述一個或多個處理元件相關聯的一個或多個謂詞寄存器，其中所述一個或多個謂詞寄存器包括數量等于可分通道的最大數量的謂詞位，從而使所述通道具有相應的謂詞位。

3.根據權利要求2所述的裝置，其中所述一個或多個處理元件還可操作用于：

在具有第三狀態的相應謂詞位的通道中進行由所述指令限定的操作；以及

在具有第四狀態的相應謂詞位的通道中不進行由所述指令限定的所述操作。

4.根據權利要求3所述的裝置，其中：

所述第一狀態和所述第三狀態為相同的狀態；以及

所述第二狀態和所述第四狀態為相同的狀態。

5.根據權利要求1所述的裝置，其中所述一個或多個處理元件可操作用于：

如果所述循環計數不等于1，則將所有屏蔽位設置成所述第一狀態；以及

如果所述循環計數等于1，則基于所述循環的行程計數將每一個屏蔽位設置成所述第一狀態或所述第二狀態。

6.根據權利要求1所述的裝置，其中，對于所述循環的最后一次迭代而言，所述一個或多個處理元件可操作用于基于所述循環的行程計數將所述屏蔽位設置成所述第一狀態或所述第二狀態。

7.根據權利要求3所述的裝置，其中所述一個或多個處理元件可操作用于基于與所述謂詞位對應的所述通道的狀況將所述謂詞位設置成所述第三狀態或所述第四狀態。

8.根據權利要求2所述的裝置，其中通道具有多于一個的相應謂詞位，并且所述一個或多個處理元件可操作用于基于所述通道的狀況設置所有相應的謂詞位。

9.根據權利要求1所述的裝置，其中所述處理器可操作用于跨所述處理元件中一個或多個的所述通道進行歸約操作。

10.根據權利要求1所述的裝置，其中所述處理器可操作用于為所述一個或多個處理元件的所述通道中的每一個生成地址。

11.一種由處理器進行的方法，所述方法包括：

將指令發布至包括可分為用于并行處理的處理通道的一個或多個寄存器的一個或多個處理元件；

在與所述指令相關聯的操作的循環的循環計數指示所述操作處于循環的最后一次迭代時，將與所述處理通道對應的各屏蔽位設置為第一狀態或第二狀態，否則將所有的屏蔽位設置為第一狀態；

使能具有相應的第一狀態的屏蔽位的通道以用于執行所述指令；以及

禁用具有相應的第二狀態的屏蔽位的通道以免于執行所述指令。

12.根據權利要求11所述的方法，其中屏蔽位的數量等于所述一個或多個寄存器的可分處理通道的最大數量。

13.根據權利要求11所述的方法，還包括：

設置與所述處理通道對應的謂詞位。

14.根據權利要求13所述的方法，還包括：

在具有第三狀態的相應謂詞位的通道中進行由所述指令限定的操作；以及

在具有第四狀態的相應謂詞位的通道中不進行由所述指令限定的所述操作。

15.根據權利要求11所述的方法，其中設置與所述處理通道對應的所述屏蔽位包括：

如果所述循環計數不等于1，則將所有屏蔽位設置成所述第一狀態；

如果所述循環計數等于1，則基于所述循環的行程計數將所述屏蔽位中的每一個設置成所述第一狀態或所述第二狀態。