[發明專利]反及閃存及其熱載子生成和寫入方法

有效

• 申請號: 201310498509.9
• 申請日: 2013-10-22
• 公開（公告）號: CN103971743B
• 公開（公告）日: 2017-10-03
• 發明（設計）人: 張國彬;葉文瑋;張智慎;呂函庭
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: G11C16/10
• 分類號: G11C16/10;G11C16/06
• 代理公司: 中科專利商標代理有限責任公司11021
• 代理人: 任巖

技術領域

本發明是關于閃存技術，特別是關于適合用于在反及(NAND)配置形態中以低電壓寫入和擦除的閃存。

背景技術

閃存是非易失性集成電路存儲器技術的一種類別。傳統的閃存采用浮動柵存儲單元。隨著存儲器元件中的密度提高，浮動柵存儲單元彼此越來越接近，儲存在相鄰浮動柵中的電荷之間的干擾變成了一個問題。這限制了提高基于浮動柵存儲單元的閃存的密度的能力。另一種用于閃存的存儲單元可被稱為電荷捕捉存儲單元，其使用一介電電荷捕捉層代替浮動柵。電荷捕捉存儲單元使用不會造成像是浮動柵技術所遭遇到的存儲單元與存儲單元的間的干擾的介電電荷捕捉材料，并且被期待能應用于較高密度的閃存。

典型的快閃存儲單元由一場效晶體管FET結構構成，此一結構具有由一通道分開的一源極和一漏極，以及從通道由一電荷儲存結構分開的一柵極，此一電荷儲存結構包括一隧穿介電層(tunnel dielectric layer)、所述電荷儲存層(浮動柵或介電質)和一阻擋介電層(blocking dielectric layer)。根據被稱為SONOS元件的早期傳統的電荷捕捉存儲器設計，源極、漏極和通道被形成在可為一長條的一硅體中(S)，隧穿介電層是由硅氧化物(O)形成，電荷儲存層是由硅氮化物(N)形成，阻擋介電層是由硅氧化物(O)形成，且柵極包括多晶硅(S)。

雖然其他結構如及(AND)結構也為人所知，閃存元件一般是使用NAND或反或(NOR)結構來實施。NAND結構是因其高密度和用于數據儲存應用時的高速而受到歡迎。NOR結構是較適合其他應用，例如編碼的儲存，在這些其他應用中隨機位存取是重要的。在NAND結構，寫入程序典型地是仰賴福勒-諾德漢(Fowler-Nordheim，FN)隧穿，且要求高電壓，例如20伏特的數量級，并需要高電壓晶體管來處理它們。在集成電路上加入高電壓晶體管，伴隨著用于邏輯和其他數據流的晶體管，帶來工藝上的復雜性。此一提高的復雜性結果帶來增加的元件成本。

NAND存儲器三維陣列的特色在于，在相對小的體積中有更大的存儲器容量。在寫入NAND陣列中一選取的存儲單元時，附近的存儲單元被遭受到寫入干擾(program disturb)。受到寫入干擾的存儲單元包括：在相同NAND串行上的存儲單元；由相同的字線所存取，并且位于相同的半導體長條疊層但位于疊層中的不同層的存儲單元；由相同的字線所存取，并且位于相同層但位于一相鄰的半導體長條疊層中的存儲單元；以及由相同的字線所存取，但位于一相鄰的半導體長條疊層中且位于不同層中的存儲單元。

熱載子注入是適合用于低電壓寫入操作的存儲器技術，且能夠適用于一NAND結構中。在NAND結構中的熱載子注入，已在之前被敘述于在2010/6/10申請、美國申請號為12/797,994、在2011/12/15公開為美國申請公開案第2011/0305088號的案子；和在2010/10/6申請、美國申請號為12/898,979、在2012/4/5公開為美國申請公開案第2012/0081962號的案子中，其皆作為參考文獻而整體并入于此。

以數種方式中的任何一種來改善熱載子注入系為人所希望的，例如，減少寫入干擾。

發明內容

一種存儲器元件被敘述成包括一具有多個存儲單元的三維的陣列，此一陣列具有多層存儲單元的階層(level)，階層中的存儲單元由多條字線和多條位線所存取。控制電路被耦接到這些字線和這些位線?？刂齐娐肥怯糜谕ㄟ^熱載子生成輔助FN隧穿，寫入位于陣列的一選取的階層中并位于一選取的字線上的一選取的存儲單元，同時通過自我升壓(self-boosting)，抑止位于未選取的階層中和位于此一選取的階層中并位于未選取的字線上的未選取的存儲單元的干擾。

在此一技術的一些實施例中，存儲單元包括雙浮動柵存儲單元(floating body，dual gate memory cell)。

在此一技術的一些實施例中，陣列包括多個多條半導體長條的疊層，經由開關耦接到多個接觸墊(contact pad)、多條位于疊層之間的垂直字線、和耦接到接觸墊的此多條位線，垂直字線在垂直字線與半導體長條的交點上具有存儲單元。

在此一技術的一些實施例中，陣列包括多條半導體長條，其上有配置成多個串聯的多個存儲單元，并且，陣列包括在一寫入區間寫入選取的存儲單元，在寫入區間寫入選取的存儲單元是通過：

在寫入區間，偏壓此多個存儲單元的串聯的一第一端和一第二端的其中之一到一漏極側電壓，并偏壓此第一端和此第二端的另一個到一源極側電壓，