[發明專利]反及閃存及其熱載子生成和寫入方法

有效

• 申請號: 201310498509.9
• 申請日: 2013-10-22
• 公開（公告）號: CN103971743B
• 公開（公告）日: 2017-10-03
• 發明（設計）人: 張國彬;葉文瑋;張智慎;呂函庭
• 申請（專利權）人: 旺宏電子股份有限公司
• 主分類號: G11C16/10
• 分類號: G11C16/10;G11C16/06
• 代理公司: 中科專利商標代理有限責任公司11021
• 代理人: 任巖

1.一種存儲器，包括：

一包含多個存儲單元的三維的陣列，具有多層存儲單元的階層；

多條字線，和多條位線；以及

控制電路，耦接到這些字線和這些位線，該控制電路用于通過熱載子生成輔助FN隧穿，寫入位于該陣列的一選取的階層中并位于一選取的字線上的一選取的存儲單元，同時通過自我升壓，抑止位于未選取的階層中和位于該選取的階層中并位于未選取的字線上的未選取的存儲單元的干擾；其中，該控制電路在寫入區間還執行如下操作：

施加一寫入干擾解除電壓到一寫入干擾解除字線，以及該選取的字線與該寫入干擾解除字線之間的另一條字線，以在至少一部分的該寫入區間減少寫入干擾，該寫入干擾解除電壓小于漏極側通過電壓和源極側通過電壓；

其中該陣列包括多條半導體長條，這些半導體長條上有配置成多個串聯的多個存儲單元，且該存儲器包括在該寫入區間寫入該選取的存儲單元，在該寫入區間寫入該選取的存儲單元是通過：

在該寫入區間，偏壓串聯的這些存儲單元的串聯的一第一端和一第二端的其中之一到一漏極側電壓，并偏壓該第一端和該第二端的另一個到一源極側電壓，

在該寫入區間，施加多個該漏極側通過電壓到位于該選取的字線與該第一端和該第二端的該其中之一之間的多條字線的一第一小組，

在該寫入區間，施加多個該源極側通過電壓到位于該選取的字線與該第一端和該第二端的該另一個之間的多條字線的一第二小組，

在該寫入區間，施加一寫入電壓到該選取的字線；以及

施加一開關電壓到這些字線中的一開關字線和串聯的這些存儲單元中一對應的存儲單元，以在至少一部分的該寫入區間控制熱載子寫入，該開關字線作為另一條字線鄰接該選取的字線，且該對應的存儲單元鄰接該選取的存儲單元。

2.根據權利要求1所述的存儲器，其中這些存儲單元包括雙浮動柵存儲單元。

3.根據權利要求1所述的存儲器，其中該陣列包括多個具有多條半導體長條的疊層，經由開關耦接到多個接觸墊、多條位于這些疊層之間的垂直字線、和耦接到這些接觸墊的多條位線，這些垂直字線在這些垂直字線與這些半導體長條的交點上具有存儲單元。

4.根據權利要求1所述的存儲器，其中該寫入區間包括一第一寫入階段和一第二寫入階段。

5.根據權利要求4所述的存儲器，其中在該第一寫入階段，該選取的存儲單元至少經歷熱載子生成，且在該第二寫入階段，該選取的存儲單元至少經歷福勒-諾德漢載子注入。

6.根據權利要求4所述的存儲器，其中該開關電壓在該第一寫入階段是一第一開關電壓，在該第二寫入階段是一第二開關電壓，且該第一開關電壓和該第二開關電壓具有相反的極性。

7.根據權利要求1所述的存儲器，其中該控制電路施加該寫入干擾解除電壓到這些字線中的該寫入干擾解除字線和串聯的這些存儲單元中另一對應的存儲單元，以在至少一部分的該寫入區間減少寫入干擾，該另一對應的存儲單元鄰接該對應的存儲單元。

8.根據權利要求1所述的存儲器，其中該寫入電壓、這些漏極側通過電壓和這些源極側通過電壓三者的電壓值相等。

9.根據權利要求1所述的存儲器，其中在該寫入區間，該選取的存儲單元經歷該選取的存儲單元的熱載子寫入的源極側升壓。

10.根據權利要求1所述的存儲器，其中在該寫入區間，該選取的存儲單元經歷該選取的存儲單元的熱載子寫入的漏極側升壓。

11.根據權利要求1所述的存儲器，更包括：

一第一選擇線，控制一第一存取晶體管，該第一存取晶體管耦接到這些串聯的該第一端，該第一端耦接到一源極線；以及

一第二選擇線，控制一第二存取晶體管，該第二存取晶體管耦接到這些串聯的該第二端，該第二端耦接到一位線；且

其中，在該寫入區間，

該控制電路使得這些半導體長條中一半導體長條在(i)該半導體長條由該選取的字線控制的部分和(ii)該半導體長條由該第一選擇線控制的部分之間發生通道升壓，且

該控制電路不造成該半導體長條在(i)該半導體長條由該開關字線控制的部分和(ii)該半導體長條由該第二選擇線控制的部分之間發生通道升壓。