[發(fā)明專(zhuān)利]具有肖特基源LDMOS的半導(dǎo)體器件及制造方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201310497151.8
• 申請(qǐng)日: 2013-10-21
• 公開(kāi)（公告）號(hào): CN103500757B
• 公開(kāi)（公告）日: 2017-03-08
• 發(fā)明（設(shè)計(jì)）人: 李瑞鋼;趙一兵;張耀輝;吳菲
• 申請(qǐng)（專(zhuān)利權(quán)）人: 蘇州智瑞佳電子技術(shù)有限公司
• 主分類(lèi)號(hào): H01L29/47
• 分類(lèi)號(hào): H01L29/47;H01L21/28
• 代理公司: 蘇州慧通知識(shí)產(chǎn)權(quán)代理事務(wù)所(普通合伙)32239
• 代理人: 丁秀華

技術(shù)領(lǐng)域

本發(fā)明涉及半導(dǎo)體領(lǐng)域，特別是涉及一種具有肖特基源LDMOS的半導(dǎo)體器件及制造方法。

背景技術(shù)

橫向擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)是基于橫向兩次擴(kuò)散的金屬氧化物半導(dǎo)體結(jié)構(gòu)的高電壓晶體管。從源極通孔向柵極下溝道的橫向擴(kuò)散可實(shí)現(xiàn)溝道摻雜優(yōu)化設(shè)計(jì)，有效提高器件擊穿電壓。不僅可以制造分立大功率微波器件，電源驅(qū)動(dòng)器也可以集成在技術(shù)工藝平臺(tái)中，用以制造功率電源集成電路和單片微波集成電路。LDMOS可分為N型和P型。用于微波射頻領(lǐng)域的N型分立LDMOS器件又稱(chēng)RFLDMOS，廣泛應(yīng)用于無(wú)線通信和雷達(dá)大功率微波信號(hào)發(fā)射。其柵長(zhǎng)、溝道橫向擴(kuò)散、延伸漏極設(shè)計(jì)、源極串聯(lián)電阻，柵極串聯(lián)電阻，場(chǎng)板結(jié)構(gòu)等都對(duì)器件的射頻性能、功率性能和可靠性有關(guān)鍵的影響。為減小源極串聯(lián)電阻，有下列方法：

1)雙邊通源擴(kuò)散技術(shù)：在沉底上對(duì)應(yīng)源極區(qū)域，預(yù)先高濃度擴(kuò)散或離子注入摻雜材料，再利用高溫深擴(kuò)散工藝過(guò)程，使上下源極雜質(zhì)接通，以減小源極串聯(lián)電阻，減小橫向擴(kuò)散區(qū)域以縮小器件面積；

2)外延層多次注入通源擴(kuò)散技術(shù)：在沉底上對(duì)應(yīng)源極區(qū)域，預(yù)先高濃度擴(kuò)散或離子注入摻雜材料，在有源層外延一定厚度，對(duì)應(yīng)源極區(qū)域預(yù)先高濃度離子注入摻雜材料，再利用深擴(kuò)散工藝高溫過(guò)程，使上下源極雜質(zhì)接通，以減小源極串聯(lián)電阻，減小橫向擴(kuò)散區(qū)域；

3)多晶硅塞通源技術(shù)：在普通工藝之前，利用等離子刻蝕在源極刻通外延層，再利用摻雜多晶硅低壓化學(xué)氣相淀積方法，填充源極通孔，由于摻雜多晶硅電阻率低于擴(kuò)散摻雜硅，以減小源極串聯(lián)電阻，減小橫向擴(kuò)散區(qū)域；

4)鎢塞結(jié)構(gòu)通源技術(shù)：在普通通源工藝結(jié)束后，利用等離子刻蝕在源極刻通外延層，再利用摻雜多晶硅低壓化學(xué)氣相淀積方法，填充源極通孔，由于摻雜多晶硅電阻率低于擴(kuò)散硅，以減小源極串聯(lián)電阻，減小橫向擴(kuò)散區(qū)域；

以上各種技術(shù)都是基于半導(dǎo)體摻雜材料源和溝道的半導(dǎo)體PN結(jié)結(jié)構(gòu)，源極串聯(lián)電阻較大，器件的增益受限，加工工藝復(fù)雜。

發(fā)明內(nèi)容

本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種具有肖特基源LDMOS的半導(dǎo)體器件及制造方法。

為解決上述技術(shù)問(wèn)題，本發(fā)明采用的一技術(shù)方案是：一種具有肖特基源LDMOS的半導(dǎo)體器件，其包括重?fù)诫sP型襯底或P+襯底、在重?fù)诫sP型襯底或P+襯底上生長(zhǎng)的P阱/外延、形成在P阱/外延中的P型擴(kuò)散區(qū)、形成在P阱/外延中且與P型擴(kuò)散區(qū)保持間隔的N阱/LDD、以及穿過(guò)P型擴(kuò)散區(qū)并伸入到重?fù)诫sP型襯底或P+襯底且與P型擴(kuò)散區(qū)形成肖特基結(jié)的金屬源極。

在上述技術(shù)方案的基礎(chǔ)上，進(jìn)一步包括附屬技術(shù)方案：

其進(jìn)一步包括形成在P阱/外延中且與金屬源極相鄰的柵極、形成在P阱/外延中且與N阱/LDD相接的漏極。

所述金屬源極的功函數(shù)與P型硅的費(fèi)米能級(jí)差大于0.6V，且為磁控濺射而成。

所述金屬源極采用Tb材料、或Er材料、或Yb材料。

為解決上述技術(shù)問(wèn)題，本發(fā)明采用的另一技術(shù)方案是：一種具有肖特基源LDMOS的半導(dǎo)體器件制造方法，其包括如下步驟：

在金屬硅化物柵極形成后，利用化學(xué)氣相淀積方法在表面形成二氧化硅介質(zhì)；

在二氧化硅介質(zhì)表面涂光刻膠，利用光刻定義源極挖槽區(qū)域窗口；

利用選擇性等離子體刻蝕二氧化硅介質(zhì)，以光刻膠做掩膜刻出源極挖槽區(qū)域窗口；

經(jīng)過(guò)強(qiáng)氧化劑在100℃溫度去膠后，形成源極挖槽區(qū)域窗口；

利用選擇性等離子體刻蝕源極挖槽區(qū)域的氮氧化硅和硅槽，通過(guò)定時(shí)刻蝕，控制刻蝕深度到重?fù)诫sP型襯底或P+襯底并形成金屬源極坑槽；

利用RCA去離子清洗；

通過(guò)磁控濺射的方法，物理淀積特定功函數(shù)的金屬與溝道形成具有一定勢(shì)壘高度的肖特基結(jié)；

利用化學(xué)機(jī)械拋光進(jìn)行介質(zhì)層平整化。

所述金屬源極的功函數(shù)與P型硅的費(fèi)米能級(jí)差大于0.6V。

所述金屬源極采用Tb材料、或Er材料、或Yb材料。

本發(fā)明的優(yōu)點(diǎn)是，不同于傳統(tǒng)的LDMOS源極結(jié)構(gòu)，與半導(dǎo)體摻雜材料源和溝道的半導(dǎo)體PN結(jié)不同，該結(jié)構(gòu)為金屬源和溝道的肖特基結(jié)結(jié)構(gòu)，以金屬材料源極代替了半導(dǎo)體材料源極，有效降低了源極串聯(lián)電阻，利用金屬本身的導(dǎo)電為器件溝道提供充足的載流子，可明顯提高器件的增益，驅(qū)動(dòng)電流和高頻性能；而且金屬電阻率明顯低于其他材料，加工工藝步驟簡(jiǎn)單。

附圖說(shuō)明

下面結(jié)合附圖及實(shí)施例對(duì)本發(fā)明作進(jìn)一步描述：

圖1是本發(fā)明初始狀態(tài)的內(nèi)部結(jié)構(gòu)圖；