[發明專利]電子電路和半導體裝置

有效

• 申請號: 201310495320.4
• 申請日: 2013-10-21
• 公開（公告）號: CN103780112B
• 公開（公告）日: 2016-11-23
• 發明（設計）人: 長山準;粟屋友晴
• 申請（專利權）人: 株式會社索思未來
• 主分類號: H01L27/02
• 分類號: H01L27/02;H01L27/088;H03K17/14
• 代理公司: 北京集佳知識產權代理有限公司 11227
• 代理人: 王萍;陳煒

技術領域

本文討論的實施方式的某一方面涉及一種電子電路和半導體裝置。

背景技術

由于電源線的電阻，會出現依賴于芯片上位置的電源電壓的下降。因此，芯片中不同位置的晶體管具有不同的特性。已知一種旨在抑制不同特性出現的半導體裝置，其中芯片被劃分成電路塊，并且施加到塊中的場效應晶體管（FET）的反向偏置電壓可在塊的基礎上被控制（例如，參見日本特開2008-227155號公報）。

已知一種電路，其產生根據電源電壓的波動而改變的參考電壓（例如，參見日本特開2007-128395號公報）。

發明內容

本發明的一個方面的目的是提供一種電子電路和半導體裝置，其包括控制對每多個電路施加的反向偏置電壓的簡化電路。

根據本發明的一個方面，提供一種電子電路，包括：第一電路，每個第一電路包括第一場效應晶體管，其源極被提供第一電壓和第二電壓的至少之一；以及第二電路，每個第二電路與相應的一個第一電路相關聯，并且產生施加到第一場效應晶體管的反向偏置電壓，以便根據第一電壓和第二電壓的至少之一的改變而改變。

附圖說明

圖1是根據第一實施方式的半導體裝置的示意圖；

圖2是作為包括在第一電路中的示例性電路的逆變器電路的電路圖；

圖3A和3B是第二電路的例子的電路圖；

圖4是根據第一實施方式的一部分電路的電路圖；

圖5是第二電路的布局的圖；

圖6A和6B是示出了第二電路的模擬結果的圖；

圖7A和7B是示出了第二電路的模擬結果的圖；

圖8是根據第二實施方式的半導體裝置的框圖；

圖9是VNWC產生電路的電路圖；

圖10是VNWS和VNW隨時間的模擬結果的圖；

圖11是根據第二實施方式的半導體裝置的另一個例子的示意圖；以及

圖12是根據第三實施方式的半導體裝置的示意圖。

具體實施方式

為了根據電源電壓的下降來分離地控制針對每個電路的反向偏置電壓，可以針對每個電路準備要施加的反向偏置電壓。然而，該準備使用控制反向偏置電壓的復雜電路。根據下文描述的實施方式的一個方面，簡化了控制針對每個電路的反向偏置電壓的電路。

現在，參照附圖給出實施方式的描述。

第一實施方式

圖1是根據第一實施方式的半導體裝置的示意圖。參照圖1，例如，電子電路被形成在由硅制成的半導體芯片10中。電子電路包括多個第一電路14和多個第二電路16，每個第二電路16對應于相應的一個第一電路14。半導體芯片10被劃分成多個塊12。至少一個第一電路14被提供在每個塊12中。通過電源線18對每個第一電路14提供電源電壓VSS和VDD（分別為第一電壓和第二電壓）。電源電壓VDD高于電源電壓VSS。電源電壓VSS可以是接地電壓。每個第一電路14包括第一場效應晶體管，其源極被提供第一電壓和第二電壓中的一個。例如，每個第一電路14包括場效應晶體管，其源極和漏極分別被提供電源電壓VSS和VDD。第二電路16產生施加到場效應晶體管的反向偏置電壓?；ミB線19被連接到第二電路16?；ミB線19包括用于VPWC、VPWS、VNWS和VNWC的線，如稍后所述。電源線18和互連線19是例如由銅或鋁制成的金屬線。半導體芯片10可以具有例如1mm×1mm到10mm×10mm的尺寸。塊12可以具有例如100μm×100μm到1mm×1mm的尺寸。在半導體芯片10中，例如可以以若干行和若干列到幾十行和幾十列來布置塊12。

圖2是逆變器電路的電路圖，其是第一電路中的示例性電路。參照圖2，逆變器電路包括場效應晶體管21和22（第一場效應晶體管）。場效應晶體管21是n溝道場效應晶體管，而場效應晶體管22是p溝道場效應晶體管。場效應晶體管21和22的柵極共同連接到輸入節點23。場效應晶體管21和22的漏極共同連接到輸出節點24。場效應晶體管21的源極連接到施加有電源電壓VSS的電源節點25。場效應晶體管22的源極連接到施加有電源電壓VDD的電源節點26。場效應晶體管21的背柵連接到施加有反向偏置電壓VPW的節點27。場效應晶體管22的背柵連接到施加有另一反向偏置電壓VNW的節點28。