[發明專利]靜態隨機存儲器之寫入冗余度改善的方法

有效

• 申請號: 201310492066.2
• 申請日: 2013-10-18
• 公開（公告）號: CN103579118B
• 公開（公告）日: 2016-11-02
• 發明（設計）人: 俞柳江
• 申請（專利權）人: 上海華力微電子有限公司
• 主分類號: H01L21/8244
• 分類號: H01L21/8244
• 代理公司: 上海思微知識產權代理事務所(普通合伙) 31237
• 代理人: 陸花

1.一種靜態隨機存儲器之寫入冗余度改善的方法，其特征在于，所述方法包括：

執行步驟S1：提供硅基襯底，并在所述硅基襯底內形成所述淺溝槽隔離；

執行步驟S2：在所述淺溝槽隔離之間間隔形成所述NMOS器件和所述作為上拉晶體管的PMOS器件；

執行步驟S3：在所述NMOS器件之源極區和漏極區，以及所述作為上拉晶體管的PMOS器件之源極區和漏極區進行源漏注入后，并在所述NMOS器件和所述作為上拉晶體管的PMOS器件之異于所述硅基襯底一側沉積所述氮化硅保護層；

執行步驟S4：對所述NMOS器件和所述作為上拉晶體管的PMOS器件進行源漏退火工藝；

執行步驟S5：刻蝕除去所述氮化硅保護層。

2.如權利要求1所述的靜態隨機存儲器之寫入冗余度改善的方法，其特征在于，在制備所述應力記憶效應工藝光刻版時，使得所述上拉晶體管之PMOS器件區域不被打開，而與所述NMOS器件一樣被覆蓋，所述上拉晶體管區域的氮化硅保護層不被刻蝕除去。

3.如權利要求1所述的靜態隨機存儲器之寫入冗余度改善的方法，其特征在于，對所述NMOS器件和所述PMOS器件進行源漏退火工藝，在所述氮化硅保護層、所述NMOS器件之多晶硅柵和側壁、所述作為上拉晶體管的PMOS器件之多晶硅柵和側壁之間產生熱應力和內應力效應。

4.如權利要求3所述的靜態隨機存儲器之寫入冗余度改善的方法，其特征在于，所述應力效應記憶在所述NMOS器件之多晶硅柵與所述作為上拉晶體管的PMOS器件之多晶硅柵中，所述應力方向垂直于所述靜態隨機存儲器表面。

5.如權利要求4所述的靜態隨機存儲器之寫入冗余度改善的方法，其特征在于，刻蝕除去所述氮化硅保護層時，所述應力效應記憶在所述NMOS器件之多晶硅柵與所述作為上拉晶體管的PMOS器件之多晶硅柵中，并傳導至所述CMOS半導體器件的溝道中。

6.如權利要求4所述的靜態隨機存儲器之寫入冗余度改善的方法，其特征在于，傳導至所述CMOS半導體器件溝道中的所述應力為垂直于所述靜態隨機存儲器表面的壓應力和沿器件溝道方向的張應力。

7.如權利要求4所述的靜態隨機存儲器之寫入冗余度改善的方法，其特征在于，記憶在所述NMOS器件之多晶硅柵與所述作為上拉晶體管的PMOS器件之多晶硅柵中，并傳導至所述CMOS半導體器件溝道中的應力效應，將提高所述NMOS器件的電子遷移率。

8.如權利要求4所述的靜態隨機存儲器之寫入冗余度改善的方法，其特征在于，記憶在所述NMOS器件之多晶硅柵與所述作為上拉晶體管的PMOS器件之多晶硅柵中，并傳導至所述CMOS半導體器件溝道中的應力效應，將降低所述作為上拉晶體管的PMOS器件的載流子遷移率，增大所述上拉晶體管的等效電阻，提高所述靜態隨機存儲器之寫入冗余度。