[發明專利]用于非易失性存儲器測試的裝置及方法

有效

• 申請號: 201310477361.0
• 申請日: 2013-10-12
• 公開（公告）號: CN103531249B
• 公開（公告）日: 2016-11-30
• 發明（設計）人: 溫靖康;劉桂云;許如柏
• 申請（專利權）人: 輝芒微電子(深圳)有限公司
• 主分類號: G11C29/56
• 分類號: G11C29/56
• 代理公司: 深圳市順天達專利商標代理有限公司 44217
• 代理人: 郭偉剛

技術領域

本發明涉及非易失性存儲器領域，尤其涉及一種用于非易失性存儲器測試的裝置及方法。

背景技術

在非易失性存儲器芯片封裝之前，為了提高芯片的良率剔除不良品、使存儲單元的“0”和“1”的分布曲線更加緊密以及使外圍的編程及擦除驗證電路達到一個比較穩定的狀態，需要對芯片的非易失性存儲器進行測試。該測試是指一定次數的快速編程和擦除操作。該快速編程和擦除操作的效果與進出浮柵的電子總數是緊密相關的，而不是取決于編程與擦除的程度。

尤其是當芯片的存儲容量較大，進行一定次數的快速編程和擦除操作所需要的時間將會很長，要消耗較多的時間，效率較低。

其中，非易失性存儲單元的測試包括編程和擦除兩部分。如NOR?Flash存儲單元，其由晶體管構成，晶體管包括：源極S、襯底B、漏極D和柵極G。

在NOR?Flash存儲單元中，晶體管的柵極G與字線WL（Word?Line）連接，晶體管的漏極D與位線BL（Bit?Line）連接，晶體管的源極S與源線SL（Source?Line）連接，晶體管的襯底B與襯底線SUBL（Substrate?Line）連接。

對NOR?Flash存儲單元的傳統編程的具體實施方法為：在字線WL上施加字線編程電壓Vwl0，在位線BL上施加位線編程電壓Vbl0。源線SL和襯底線SUBL接地。對NOR?flash存儲單元的編程是通過使用溝道熱電子注入（Channel?Hot?Electron?Injection）的方式將源極(source)的電子注入到浮柵(floating?gate)當中，從而導致NOR?Flash存儲單元的閾值電壓Vth0增加，編程到邏輯“0”，完成測試當中的編程部分。

傳統擦除的實施方法是：在字線WL上施加字線擦除電壓Vwl1；位線BL懸空；在源線SL和襯底線SUBL上施加源線和襯底線擦除電壓Vsl1。對NOR?Flash存儲單元的擦除是通過使用F-N隧穿的方式將存儲單元浮柵(floating?gate)中的電子“吸”到溝道以及源極端，從而導致存儲單元的閾值電壓Vth1減小，擦除到“1”，完成測試當中的擦除部分。

發明內容

針對現有技術中的非易失性存儲器進行測試時耗費時間較多的缺陷，提供一種節約時間、提高效率的用于非易失性存儲器測試的裝置及方法。

本發明解決技術問題采用的技術方案：提供一種用于非易失性存儲器測試的裝置，包括：

用于驅動待處理的非易失性存儲器執行編程操作的編程驅動模塊，

用于驅動所述非易失性存儲器執行擦除操作的擦除驅動模塊，

用于輸入時鐘信號的時鐘輸入模塊，

用于根據所述時鐘輸入模塊輸入的時鐘信號控制所述編程驅動模塊對所述非易失性存儲器執行預定時長的編程操作編程控制模塊，以及

用于根據所述時鐘輸入模塊輸入的時鐘信號控制所述擦除驅動模塊對所述非易失性存儲器執行預定時長的擦除操作的擦除控制模塊。

本發明提供了一種用于非易失性存儲器測試的裝置，包括：

用于驅動所述非易失性存儲器執行編程操作的編程驅動模塊，

用于驅動所述非易失性存儲器執行擦除操作的擦除驅動模塊，

用于輸入時鐘信號的時鐘輸入模塊，

用于檢測所述非易失性存儲器的位線編程電流的電流檢測模塊，

用于將所述電流檢測模塊檢測的電流值與所述預先設定的閾值進行比較并根據比較的結果輸出一個觸發信號的比較器模塊，

用于根據所述觸發信號控制所述編程驅動模塊對所述非易失性存儲器執行預定時長的編程操作的編程控制模塊，以及

用于根據所述時鐘輸入模塊輸入的時鐘信號控制所述擦除驅動模塊對所述非易失性存儲器執行預定時長的擦除操作的擦除控制模塊。

優選地，所述比較器模塊為電壓比較器，所述用于非易失性存儲器測試的裝置還包括用于將電流信號轉換成電壓信號的轉換模塊，所述轉換模塊通信連接在所述電流檢測模塊和所述比較器模塊之間。

本發明提供了一種用于非易失性存儲器測試的方法，所述非易失性存儲器進行一次完全編程和完全擦除的時間分別為T1和T2，包括如下步驟：

S1：對所述非易失性存儲器進行時長為t1的編程操作，其中t1小于T1；

S2：對所述非易失性存儲器進行時長為t2的擦除操作，其中t2小于T2；

S3：依次交替重復執行所述編程操作和所述擦除操作預定次數。