[發(fā)明專(zhuān)利]一種高穩(wěn)時(shí)基振蕩器自動(dòng)校準(zhǔn)電路及方法

有效

• 申請(qǐng)?zhí)枺?/td>: 201310474210.X
• 申請(qǐng)日: 2013-09-27
• 公開(kāi)（公告）號(hào): CN103501178A
• 公開(kāi)（公告）日: 2014-01-08
• 發(fā)明（設(shè)計(jì)）人: 任水生
• 申請(qǐng)（專(zhuān)利權(quán)）人: 中國(guó)電子科技集團(tuán)公司第四十一研究所
• 主分類(lèi)號(hào): H03L7/099
• 分類(lèi)號(hào): H03L7/099
• 代理公司: 暫無(wú)信息
• 代理人: 暫無(wú)信息

1.一種高穩(wěn)時(shí)基振蕩器自動(dòng)校準(zhǔn)電路，其特征在于，包括：控制系統(tǒng)、FPGA控制單元、D／A轉(zhuǎn)換單元和穩(wěn)壓電源產(chǎn)生單元；

所述FPGA控制單元檢測(cè)晶體振蕩器的當(dāng)前頻率，并與晶體振蕩器的標(biāo)稱(chēng)頻率相比較，輸出偏移值；

所述控制系統(tǒng)包括圖形解析處理單元，所述控制系統(tǒng)接收晶體振蕩器的老化率曲線，所述圖形解析處理單元根據(jù)老化率曲線生成一組時(shí)間對(duì)頻率值的數(shù)組，控制系統(tǒng)計(jì)算出對(duì)應(yīng)的老化率DAC數(shù)組，對(duì)晶體振蕩器的頻率進(jìn)行粗調(diào)；所述控制系統(tǒng)還接收所述FPGA控制單元輸出的偏移值，調(diào)整所述老化率DAC數(shù)組，對(duì)晶體振蕩器頻率進(jìn)行高精度校準(zhǔn)；

所述D／A轉(zhuǎn)換單元接收所述控制系統(tǒng)輸出的老化率DAC數(shù)組，將其轉(zhuǎn)換為模擬信號(hào)，輸出EFC電壓到晶體振蕩器的電壓調(diào)諧端；

所述穩(wěn)壓電源產(chǎn)生單元包括開(kāi)關(guān)穩(wěn)壓電源和線性穩(wěn)壓電源，輸出參考電壓到所述D／A轉(zhuǎn)換單元的參考端。

2.如權(quán)利要求1所述的高穩(wěn)時(shí)基振蕩器自動(dòng)校準(zhǔn)電路，其特征在于，所述圖形解析處理單元在所述控制系統(tǒng)中通過(guò)軟件實(shí)現(xiàn)。

3.如權(quán)利要求2所述的高穩(wěn)時(shí)基振蕩器自動(dòng)校準(zhǔn)電路，其特征在于，所述時(shí)間對(duì)頻率值的數(shù)組中時(shí)間的單位為小時(shí)、天、月或者年。

4.一種高穩(wěn)時(shí)基振蕩器自動(dòng)校準(zhǔn)方法，其特征在于，包括以下步驟：

通過(guò)FPGA控制單元檢測(cè)晶體振蕩器的當(dāng)前頻率，并與晶體振蕩器的標(biāo)稱(chēng)頻率相比較，輸出偏移值；

根據(jù)晶體振蕩器的老化率曲線生成一組時(shí)間對(duì)頻率值的數(shù)組，計(jì)算出對(duì)應(yīng)的老化率DAC數(shù)組，對(duì)晶體振蕩器的頻率進(jìn)行粗調(diào)；

根據(jù)FPGA控制單元輸出的偏移值，調(diào)整所述老化率DAC數(shù)組，對(duì)晶體振蕩器頻率進(jìn)行高精度校準(zhǔn)；

通過(guò)D／A轉(zhuǎn)換單元將所述老化率DAC數(shù)組轉(zhuǎn)換為模擬信號(hào)，輸出EFC電壓到晶體振蕩器的電壓調(diào)諧端。

5.如權(quán)利要求4所述的一種高穩(wěn)時(shí)基振蕩器自動(dòng)校準(zhǔn)方法，其特征在于，將所述晶體振蕩器的當(dāng)前頻率與標(biāo)稱(chēng)頻率相比較的步驟具體包括：

在晶體振蕩器出廠初次使用時(shí)，通過(guò)FPGA控制單元對(duì)晶體振蕩器輸出頻率信號(hào)進(jìn)行計(jì)數(shù)，計(jì)N個(gè)周期，產(chǎn)生一個(gè)脈沖信號(hào)，然后利用FPGA控制單元內(nèi)部的固定延遲單元對(duì)該脈沖信號(hào)進(jìn)行計(jì)數(shù)，得到該脈沖信號(hào)共包含的延遲單元的個(gè)數(shù)M0；

在經(jīng)過(guò)一個(gè)校準(zhǔn)周期后，當(dāng)需要對(duì)晶體振蕩器進(jìn)行校準(zhǔn)時(shí)，F(xiàn)PGA控制單元再次對(duì)晶體振蕩器的輸出頻率計(jì)N個(gè)周期，同樣產(chǎn)生一個(gè)脈沖信號(hào)，利用FPGA控制單元內(nèi)部的固定延遲單元再次對(duì)新產(chǎn)生的脈沖信號(hào)進(jìn)行計(jì)數(shù)，得到新產(chǎn)生的脈沖信號(hào)所包含的延遲單元的個(gè)數(shù)M1，對(duì)比M0和M1的大小，輸出偏移值。

6.如權(quán)利要求5所述的一種高穩(wěn)時(shí)基振蕩器自動(dòng)校準(zhǔn)方法，其特征在于，所述N個(gè)周期中，N的取值大于100。

7.如權(quán)利要求6所述的一種高穩(wěn)時(shí)基振蕩器自動(dòng)校準(zhǔn)方法，其特征在于，計(jì)算新產(chǎn)生的脈沖信號(hào)所包含的延遲單元的個(gè)數(shù)M1的步驟中，F(xiàn)PGA控制單元在一個(gè)校準(zhǔn)周期內(nèi)每間隔一定時(shí)間即啟動(dòng)一次M1的計(jì)算程序，在啟動(dòng)晶體振蕩器頻率校準(zhǔn)之前連續(xù)產(chǎn)生了一系列數(shù)據(jù)，通過(guò)取平均的方式得到準(zhǔn)確的M1數(shù)據(jù)。

8.如權(quán)利要求5所述的一種高穩(wěn)時(shí)基振蕩器自動(dòng)校準(zhǔn)方法，其特征在于，所述校準(zhǔn)周期為日、月或者年。