[發明專利]一種集成電路芯片及其制造方法

在審

• 申請號: 201310472506.8
• 申請日: 2013-10-11
• 公開（公告）號: CN104576646A
• 公開（公告）日: 2015-04-29
• 發明（設計）人: 劉磊;龔軼;劉偉;尹海洲
• 申請（專利權）人: 蘇州東微半導體有限公司
• 主分類號: H01L27/105
• 分類號: H01L27/105;H01L21/8239
• 代理公司: 南京蘇科專利代理有限責任公司 32102
• 代理人: 陸明耀;陳忠輝

技術領域

本發明屬于半導體器件芯片技術領域，尤其涉及一種集成電路芯片及其制造方法。

背景技術

隨著移動設備的進步，對半導體存儲器的容量和速度的要求越來越高。現在移動設備比如手機的數據和程序都存儲在由NAND存儲器陣列或者NOR存儲器陣列構成的芯片內，而由NAND存儲器陣列或者NOR存儲器陣列構成的芯片的操作電壓較高，功耗較大。同時，為了加快半導體存儲器數據存取的速度，往往需要在移動設備中用DRAM芯片來作為運算單元和NAND存儲器芯片或者NOR存儲器芯片中的緩存。

現有的DRAM存儲器由單晶體管和單電容組成（1T-1C?DRAM）。參見圖1，一個傳統的1T-1C?DRAM存儲器由一個晶體管103和一個電容器104組成。工作時，它可以被存入一個邏輯位，當電容器104電壓為高時表示為第一種邏輯狀態（1或0）；當電容器104電壓為低時則表示為第二種邏輯狀態（0或1）。當此單元被讀取時，晶體管103被字線101控制開啟，位線102和電容器104產生電荷共享而引起位線102的電壓變化，此電壓變化通過電壓感應放大器放大從而分辨該單元的邏輯狀態。

1T-1C?DRAM存儲器的電容器104需要足夠大的電容量才能保證足以存儲足夠的電荷，因此其占用的面積很難被縮小，這提高了制造1T-1C?DRAM存儲器的難度和復雜度。同時，1T-1C?DRAM存儲器的結構和NAND存儲器的結構以及NOR存儲器的結構存在很大不同，因此將1T1C?DRAM存儲器和NAND存儲器或者NOR存儲器集成在一起的難度很大，這就需要用另一塊芯片來作為NAND存儲器芯片或者NOR存儲芯片的加速芯片。

半浮柵晶體管是一種采用雙多晶硅柵的器件，在論文“A?Semi-Floating?Gate?Transistor?for?Low-Voltage?Ultrafast?Memory?and?Sensing?Operation,?Science.?341,?640?(2013)”?中記載，具有高速、高密度和低功耗的優點。

發明內容

鑒于上述現有技術存在的缺陷，本發明的目的是提出一種集成電路芯片及其制造方法，從而可以將半浮柵晶體管DRAM存儲器和NAND存儲器或者NOR存儲器集成在同一芯片上。

本發明的目的將通過以下技術方案得以實現：

一種集成電路芯片，包括：

一個半導體襯底；

在所述半導體襯底上形成的半浮柵存儲器陣列和非易失性存儲器陣列；

用于連接所述半浮柵存儲器陣列和所述非易失性存儲器陣列的第一輸入輸出端和第二輸入輸出端。

優選的，上述的一種集成電路芯片，其中：還包括用于控制所述半浮柵存儲器陣列與所述非易失性存儲器陣列之間的數據傳輸的數據控制電路。

優選的，上述的一種集成電路芯片，其中：所述非易失性存儲器陣列為NAND存儲器陣列和NOR存儲器陣列中的任意一種。

優選的，上述的一種集成電路芯片，其中：所述半浮柵存儲器陣列和所述非易失性存儲器陣列之間由淺溝槽隔離結構隔離。

一種上述集成電路芯片的制造方法，包括以下步驟：

在具有第一種摻雜類型的半導體襯底內形成具有第二種摻雜類型的摻雜阱；

在半導體襯底的表面生長第一層柵介質層，并通過光刻工藝和刻蝕工藝在所述第一層柵介質層中形成一個浮柵開口，所述浮柵開口位于所述具有第二種摻雜類型的摻雜阱之上；

覆蓋所形成的結構淀積第一層多晶硅；

通過光刻工藝定義出用于隔離器件的淺溝槽隔離結構的位置；

以光刻膠為掩膜刻蝕所述第一層多晶硅，并繼續刻蝕所述第一層柵介質層和所述半導體襯底，在所述半導體襯底內形成淺溝槽，之后在所述淺溝槽內形成絕緣層，所述絕緣層使得具有第二種摻雜類型的摻雜阱僅位于半浮柵存儲器的襯底區域內；

進行離子摻雜，使得位于半浮柵存儲器區域內的所述第一層多晶硅具有第一種摻雜類型，位于非易失性存儲器內的所述第一層多晶硅具有第二種摻雜類型；

通過光刻工藝和刻蝕工藝，刻蝕所述第一層多晶硅，分別形成半浮柵存儲器和非易失性存儲器的第一層多晶硅柵，其中所述半浮柵存儲器的第一層多晶硅柵覆蓋整個或者部分所述浮柵開口，并通過所述浮柵開口與所述具有第二種摻雜類型的摻雜阱連接；

刻蝕掉暴露出的所述第一層柵介質層；