[發明專利]一種集成電路芯片及其制造方法

在審

• 申請號: 201310472506.8
• 申請日: 2013-10-11
• 公開（公告）號: CN104576646A
• 公開（公告）日: 2015-04-29
• 發明（設計）人: 劉磊;龔軼;劉偉;尹海洲
• 申請（專利權）人: 蘇州東微半導體有限公司
• 主分類號: H01L27/105
• 分類號: H01L27/105;H01L21/8239
• 代理公司: 南京蘇科專利代理有限責任公司 32102
• 代理人: 陸明耀;陳忠輝

1.一種集成電路芯片，其特征在于，包括：

一個半導體襯底；

在所述半導體襯底上形成的半浮柵存儲器陣列和非易失性存儲器陣列；

用于連接所述半浮柵存儲器陣列和所述非易失性存儲器陣列的第一輸入輸出端和第二輸入輸出端。

2.根據權利要求1所述的一種集成電路芯片，其特征在于：還包括用于控制所述半浮柵存儲器陣列與所述非易失性存儲器陣列之間的數據傳輸的數據控制電路。

3.根據權利要求1所述的一種集成電路芯片，其特征在于：所述非易失性存儲器陣列為NAND存儲器陣列和NOR存儲器陣列中的任意一種。

4.根據權利要求1所述的一種集成電路芯片，其特征在于：所述半浮柵存儲器陣列和所述非易失性存儲器陣列之間由淺溝槽隔離結構隔離。

5.一種根據權利要求1所述的集成電路芯片的制造方法，其特征在于：包括以下步驟：

在具有第一種摻雜類型的半導體襯底內形成具有第二種摻雜類型的摻雜阱；

在半導體襯底的表面生長第一層柵介質層，并通過光刻工藝和刻蝕工藝在所述第一層柵介質層中形成一個浮柵開口，所述浮柵開口位于所述具有第二種摻雜類型的摻雜阱之上；

覆蓋所形成的結構淀積第一層多晶硅；

通過光刻工藝定義出用于隔離器件的淺溝槽隔離結構的位置；

以光刻膠為掩膜刻蝕所述第一層多晶硅，并繼續刻蝕所述第一層柵介質層和所述半導體襯底，在所述半導體襯底內形成淺溝槽，之后在所述淺溝槽內形成絕緣層，所述絕緣層使得具有第二種摻雜類型的摻雜阱僅位于半浮柵存儲器的襯底區域內；

進行離子摻雜，使得位于半浮柵存儲器區域內的所述第一層多晶硅具有第一種摻雜類型，位于非易失性存儲器內的所述第一層多晶硅具有第二種摻雜類型；

通過光刻工藝和刻蝕工藝，刻蝕所述第一層多晶硅，分別形成半浮柵存儲器和非易失性存儲器的第一層多晶硅柵，其中所述半浮柵存儲器的第一層多晶硅柵覆蓋整個或者部分所述浮柵開口，并通過所述浮柵開口與所述具有第二種摻雜類型的摻雜阱連接；

刻蝕掉暴露出的所述第一層柵介質層；

覆蓋所形成的結構形成第二層柵介質層，并在第二層柵介質層之上形成第二層多晶硅，然后通過光刻工藝和刻蝕工藝刻蝕所述第二層多晶硅，分別形成半浮柵存儲器和非易失性存儲器的第二層多晶硅柵，其中所述半浮柵存儲器的第二層多晶硅柵至少延伸至所述具有第二種摻雜類型的摻雜阱之上；

在所述半浮柵存儲器和非易失性存儲器的第二層多晶硅柵的兩側分別形成柵極側墻，并沿著所述柵極側墻的邊沿刻蝕所述第二層柵介質層，以露出所述半導體襯底；

在所述半浮柵存儲器和非易失性存儲器的第二層多晶硅柵的兩側的所述半導體襯底內形成器件的源區和漏區；

淀積鈍化層，并在所述鈍化層內形成接觸孔和金屬電極。